ID del artículo: 000075008 Tipo de contenido: Resolución de problemas Última revisión: 13/02/2023

¿Por qué la actualización del CvP falla después de acceder a los IP del correo SDM en los dispositivos Intel® Stratix® 10?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Núcleo del cliente de correo Altera® S10
  • Sensor de temperatura FPGA IP Intel® Stratix® 10
  • Sensor de tensión FPGA IP Intel® Stratix® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema conocido en Intel® Quartus® software Prime Pro Edition versión 18.1 de la actualización 1 y posteriores, una actualización de configuración mediante protocolo (CvP) en Intel Stratix® 10 dispositivos podría fallar si se produce un error en el acceso a un sensor de temperatura Intel Stratix 10/ sensor de Intel Stratix de 10 voltaje/ID de chip Intel Stratix núcleo IP de 10 FPGA/Stratix 10 núcleos de cliente de correo flash serial Intel FPGA IP se realiza antes de la configuración posterior del núcleo.

    Resolución

    Para evitar este problema, sostenga la PI de SDM en restablecimiento durante al menos 1 segundo después de que el dispositivo ingrese al modo de usuario o elimine la instancia de los IP SDM de su diseño.

     

    Ver KDB relacionado

    ¿Por qué la reconfiguración de Intel® Stratix® 10 dispositivos falla con los diseños que contienen una instancia de cualquiera de las IPs de correo SDM?

     

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.