ID del artículo: 000074947 Tipo de contenido: Resolución de problemas Última revisión: 17/03/2023

¿Es posible habilitar o deshabilitar dinámicamente redes de reloj global (GCLK) o de reloj regional (RCLK) que fomenten fPLLs en dispositivos Stratix® V, Arria® V o Cyclone® V?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    No, no es posible habilitar ni deshabilitar dinámicamente redes de reloj global (GCLK) o de reloj regional (RCLK) que fomenten fPLLs en dispositivos Stratix® V, Arria® V o Cyclone® V.

    Sin embargo, debido a un problema en el software Quartus® II versión 13.1 y anteriores, si utiliza la señal de habilitación en un bloque de control de reloj que impulsa un fPLL, la compilación no fallará.

     

    Resolución

    Las versiones futuras del software Quartus II están programadas para generar un mensaje de error/advertencia cuando se utiliza la señal de habilitación en un bloque de control de reloj que impulsa un fPLL,

    Productos relacionados

    Este artículo se aplica a 15 productos

    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA Arria® V GT
    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.