No, no es posible habilitar ni deshabilitar dinámicamente redes de reloj global (GCLK) o de reloj regional (RCLK) que fomenten fPLLs en dispositivos Stratix® V, Arria® V o Cyclone® V.
Sin embargo, debido a un problema en el software Quartus® II versión 13.1 y anteriores, si utiliza la señal de habilitación en un bloque de control de reloj que impulsa un fPLL, la compilación no fallará.
Las versiones futuras del software Quartus II están programadas para generar un mensaje de error/advertencia cuando se utiliza la señal de habilitación en un bloque de control de reloj que impulsa un fPLL,