ID del artículo: 000074818 Tipo de contenido: Resolución de problemas Última revisión: 07/08/2023

¿Puedo ejecutar una simulación VHDL para mi diseño de puerto raíz Avalon-MM en NCSim?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Cuando intenta compilar el banco de pruebas VHDL del puerto raíz de IP® duro PCI Express generado automáticamente mediante NCSim, puede ver errores como los siguientes:

    ncvhdl_p: *E,EXPTYP (./.. pcie_tb/simulación/pcie_tb.vhd,1459|10):

    ncelab: *F,EVNMRA: la entidad especificada \'WORK. PCIE_TB\' no tiene arquitectura

    Resolución

    La simulación VHDL no es compatible con las variantes de puerto raíz en NCSim.

    Esto no está programado para ser corregido en una versión futura del software Quartus®.

    Productos relacionados

    Este artículo se aplica a 12 productos

    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA Cyclone® V GX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.