ID del artículo: 000074688 Tipo de contenido: Mensajes de error Última revisión: 11/02/2023

Advertencia (332174): Filtro de orientación en outlvds_altera_lvds_core20_161_uedfafy.sdc(120)

Entorno

  • LVDS SERDES Intel® FPGA IP
  • IOPLL Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Es posible que vea este mensaje de advertencia en el software Quartus® Prime al implementar una PLL externa con varias instancias de LVDS SERDES de Altera® que comparten la misma lvds_clk y carga, en Arria® 10 dispositivos.

    Resolución

    Para evitar esta advertencia, en la PI de IOPLL Altera, cree un par de lvds_clk y cargue cada creación de instancias.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de SoC y FPGA Intel® Arria® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.