ID del artículo: 000074643 Tipo de contenido: Resolución de problemas Última revisión: 25/07/2023

¿Por qué veo un problema de eficiencia cuando utilizo el controlador de memoria dura de Arria® V y Cyclone® V con el seguimiento de DQS habilitado?

Entorno

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Lite Edition
  • Controlador LPDDR2 SDRAM con UniPHY FPGA IP Intel®
  • Controlador DDR2 SDRAM con UniPHY FPGA IP Intel®
  • Controlador DDR3 SDRAM con UniPHY FPGA IP Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Los diseños DDR2, DDR3/3L o LPDDR2 de Arria® V y Cyclone® V con seguimiento DQS habilitado pueden ver una eficiencia reducida debido a un largo proceso de seguimiento de DQS en el que el controlador de memoria dura no emite ninguna actualización periódica durante un largo período de tiempo.

    Resolución

    Habilite las opciones de actualización automática del usuario en UniPHY IP.

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA Arria® V GT
    FPGA de SoC y FPGA Cyclone® V
    FPGA Arria® V GX
    FPGA SoC Arria® V ST
    FPGA SoC Arria® V SX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.