ID del artículo: 000074590 Tipo de contenido: Resolución de problemas Última revisión: 30/08/2023

¿Por qué veo una infracción de preámbulo de escritura DQS (tWPRE) en el hardware cuando uso un controlador de memoria dura DDR3 o DDR2 SDRAM con UniPHY?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Interfaces de memoria externa Componente de depuración FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Quartus® II, cuando se utiliza el controlador de memoria dura con UniPHY, se puede observar una violación de tiempo tWPRE al sondear las señales con un osciloscopio. Este problema se produce porque el circuito de terminación paralela (OCT de lectura) no cambia al modo de terminación en serie lo suficientemente temprano como para evitar la compresión del preámbulo de escritura DQS.

Resolución

Este problema no afecta al funcionamiento del hardware. Póngase en contacto con la asistencia de Intel® IPS para obtener más detalles.

Productos relacionados

Este artículo se aplica a 9 productos

FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Arria® V GZ
FPGA Cyclone® V GX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SX
FPGA de sistema integrado en chip Cyclone® V SE
FPGA Arria® V GX
FPGA Arria® V GT

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.