ID del artículo: 000074548 Tipo de contenido: Resolución de problemas Última revisión: 16/05/2023

¿Por qué falla la simulación para el HARD IP para PCI Express cuando el CVP está habilitado?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    El modelo de simulación de pi físico para PCI Express no funciona correctamente cuando se habilita CvP dentro del software Quartus® II. Si intenta ejecutar el testbench de simulación con el CvP habilitado, se producirá un error en el testbench.

    Resolución

    No hay ningún plan para solucionar este problema.

    Productos relacionados

    Este artículo se aplica a 15 productos

    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA Cyclone® V GX
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Intel® Arria® 10 GT
    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Arria® V GT
    FPGA Intel® Arria® 10 GX
    FPGA de sistema integrado en chip Intel® Arria® 10 SX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.