ID del artículo: 000074004 Tipo de contenido: Resolución de problemas Última revisión: 18/08/2023

¿Por qué flashsm_reset reporta como un reloj sin restricciones en la PI de PFL?

Entorno

  • Intel® Quartus® Prime Standard Edition
  • Controlador de software paralelo pasivo rápido MicroBlaster™
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a una limitación en el software Intel® Quartus® Prime, es posible que vea que flashsm_reset informa como un reloj sin restricciones. Esto ocurre cuando se crea una instancia de la IP del cargador flash paralelo (PFL) en un dispositivo Intel® MAX® 10.

    Resolución

    flashsm_reset no es un reloj, por lo que es seguro ignorar esta advertencia.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Intel® MAX® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.