This problem may be seen when users have chosen the incorrect setting for edge capturing, thus preventing interrupt from being triggered. In the PIO(Parallel I/O) Intel® FPGA IP core, if the option “Enable individual bit setting/clearing” is turned off, writing any value to the edge capture register will clear all bits in the register. This is a default setting in Nios® II count binary template. For example: /* Reset the edge capture register. */ IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE, 0x0); When the “Enable individual bit setting/clearing” option is turned on, writing a 1 to a particular bit in the register clears only that bit. For example: /* Reset the edge capture register bit 0 and bit 1. */ IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE, 0x3); To work around this problem, choose the correct settings for the option “Enable individual bit setting/clearing.” The PIO Intel® FPGA IP core user interface has been enhanced on description at the option “Enable individual bit setting/clearing,” starting with the Intel® Quartus® Prime Pro/Standard Edition Software version 21.1Why my Nios® II design with PIO edge capture interrupt is not working?
Este problema se puede ver cuando los usuarios han elegido la configuración incorrecta para la captura de bordes, evitando así que se active la interrupción.
En el núcleo de Intel® FPGA IP PIO (E/S paralela), si la opción "Enable individual bit setting/clearing" está desactivada, escribir cualquier valor en el registro de captura de borde borrará todos los bits del registro. Esta es una configuración predeterminada en Nios® II plantilla binaria de recuento.
Por ejemplo:
/* Restablezca el registro de captura de borde. */
IOWR_ALTERA_AVALON_PIO_EDGE_CAP(BUTTON_PIO_BASE, 0x0);
Cuando la opción "Enable individual bit setting/clearing" está activada, escribir un bit de 1 a un bit determinado en el registro borra solo ese bit. Por ejemplo:
/* Restablezca el bit 0 y el bit 1 del registro de captura de borde. */
IOWR_ALTERA_AVALON_PIO_EDGE_CAP BUTTON_PIO_BASE, 0x3);
Para evitar este problema, elija la configuración correcta para la opción "Habilitar configuración/borrado de bits individuales".
- Si la habilitación del borrado de bits para el registro de captura de borde está desactivada, escribir cualquier valor en el registro de captura de borde borra todos los bits del registro.
- Si está activada la habilitación del borrado de bits para el registro de captura de borde, escribir un 1 a un bit determinado en el registro borra solo ese bit específico.
La interfaz de usuario principal de PIO Intel® FPGA IP se ha mejorado en la descripción en la opción "Habilitar configuración/borrado de bits individuales", a partir de la versión 21.1 del software Intel® Quartus® Prime Pro/Standard Edition