Cómo evitar el bloqueo de dependencia de ACP en el sistema integrado en chip Intel® Cyclone® V, sistema integrado en chip Arria®V y sistema integrado en chip Arria®10

En determinadas condiciones, es posible que tenga un bloqueo de dependencia ACP en los sistemas integrados en chip Arria® y Cyclone®. A continuación se presentan algunos escenarios de ejemplo de cómo podría suceder eso:

1. La CPU ARM accede a FPGA estructura mediante un acceso a memoria de dispositivo. Este tipo de acceso hace que la canalización de la CPU se detenga hasta que se complete el acceso.
2. La máquina de estado de estructura FPGA emite un acceso coherente a HPS sobre ACP para poder responder al acceso HPS.
3. El ACP recibe acceso, pero requiere que la SCU realice una operación de mantenimiento de caché para completarlo. Sin embargo, la operación de mantenimiento de caché no se puede completar porque la canalización de la CPU está estancada y el sistema está bloqueado.

Evite tener que volver a acceder de forma coherente al HPS a través de ACP desde la estructura para completar el acceso procedente del HPS, ya que esto puede provocar una situación de interbloqueo.

Puede lograr el mismo resultado dividiendo la funcionalidad en partes más pequeñas. Por ejemplo, inicie una operación con acceso y, a continuación, utilice un segundo acceso para determinar el estado de la operación.