Este ejemplo describe un diseño de multiplicador sin firma de 8 bits con E/S registrada en VHDL.
Descargue los archivos utilizados en este ejemplo:
- Descargar unsigned_mult.zip
- Descargue el multiplicador sin firma con el archivo README de E/S registrado
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Tabla 1. Listado de puertos de multiplicador sin firma
del tipo de | nombrede | puerto |
---|---|---|
a[7:0], b[7:0] |
Entrada | Entradas de datos registradas de 8 bits sin firma. Los datos de entrada se alimentan en el multiplicador en cada ciclo de reloj |
Clk | Entrada | Entrada de reloj |
Claro | Entrada | Entrada de borrado asincrónico |
resultado[15:0] | Salida | Salida de datos registrados de 16 bits |