En este ejemplo se describe un reloj único con parámetros de RAM sincrónica de 16 bits x 8 bits con direcciones de lectura y escritura separadas en VHDL. Las herramientas de síntesis detectan diseños de RAM de un solo puerto en el código HDL e inferencia megafunciones de altsyncram o altdpram, dependiendo de la arquitectura del dispositivo de destino.
Descargue los archivos utilizados en este ejemplo:
El uso de este diseño se rige por, y está sujeto a, los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®.
Tabla 1. Listado de puerto RAM síncrono de un solo reloj
Descripción | del tipo de nombre de | puerto |
---|---|---|
Datos | Entrada | Entrada de datos de 8 bits a RAM |
Reloj | Entrada | Reloj |
read_address | Entrada | Entrada de dirección de lectura de 4 bits |
write_address | Entrada | Entrada de dirección de escritura de 4 bits |
Nosotros | Entrada | Entrada habilitada para escritura |
Q | Salida | Salida de datos de 8 bits de RAM |