Compatibilidad con Agilex™ 5 FPGA y SoC FPGA serie D

Recopilación filtrable de recursos, documentación y herramientas de soporte de matrices de puertas programables en campo (FPGA). Encuentre documentación técnica, pines, modelos y más para Agilex™ 5 FPGA y SoC FPGA serie D.

Tabla de productos Agilex™ 5 FPGA serie D

Descripción general del dispositivo de FPGAs y sistemas integrados en chip Agilex™ 5

245 Resultados

Filtrar por

Borrar

245 Resultados

Puede haber resultados adicionales restringidos al acceso público; inicie sesión o regístrese para asegurarse de que está viendo todo el contenido disponible.

Título

Actualizado

Agilex™ 5 FPGAs and SoCs Device Data Sheet

Actualizado

Nios® V Processor Software Developer Handbook

Actualizado

Resumen del producto de FPGAs y sistemas integrados en chip Agilex™ 5

Actualizado

Tabla de productos de Agilex™ 5 FPGAs y SoCs serie D

Nuevos

GTS SDI II IP Design Example User Guide: Agilex™ 3 and Agilex™ 5 FPGAs and SoCs

Nuevos

GTS SDI II IP User Guide

Actualizado

GTS SDI II IP Release Notes

Actualizado

Agilex™ 5 FPGAs and SoCs Device Overview

Nuevos

Power and Thermal Analyzer User Guide

Actualizado

GTS Dynamic Reconfiguration Controller IP Release Notes

Actualizado

AN 1011: TinyML Applications in Altera FPGAs Using LiteRT for Microcontrollers

Actualizado

GTS AXI Streaming IP for PCI Express* Release Notes

Nuevos

GTS JESD204C IP User Guide

Nuevos

Quartus® Prime Pro Edition User Guide: Scripting

Nuevos

AN 1006: Multi-Project Analysis with Exploration Dashboard

Actualizado

GTS JESD204C IP Release Notes

Actualizado

Device Configuration User Guide: Agilex™ 5 FPGAs and SoCs

Nuevos

Intel® Simics® Simulator for Altera® FPGAs: Agilex™ 5 and Agilex™ 3 Virtual Platform User Guide

Nuevos

Intel® Simics® Simulator for Altera® FPGAs: User Guide

Nuevos

Questa*- Altera® FPGA Edition Simulation User Guide

Nuevos

Cyclone® V to Agilex™ 5 Device Migration Guide

Nuevos

Quartus® Prime Pro Edition User Guide: Third-party Simulation

Nuevos

Quartus® Prime Pro Edition: Version 25.3 Software and Device Support Release Notes

Nuevos

Quartus® Prime Pro Edition User Guide: Timing Analyzer

Nuevos

Quartus® Prime Pro Edition User Guide: Design Compilation

Nuevos

Mailbox Client IPs User Guide

Nuevos

System Console and Toolkit Tcl Command Reference Manual

Nuevos

Altera® FPGA Software Installation and Licensing

Nuevos

Quartus® Prime Pro Edition User Guide: Getting Started

Nuevos

SDI Audio IP User Guide

Nuevos

FPGA AI Suite: Version 2025.3 Release Notes

Actualizado

AN 955: Programmer’s Configuration Debugger Tool

Actualizado

Mailbox Client IPs Release Notes

Actualizado

AN 496: Using the Internal Oscillator IP

Actualizado

Video and Vision Processing Suite IP User Guide

Actualizado

Intel® FPGA Download Cable II User Guide

Nuevos

Scalable Scatter-Gather DMA FPGA IP Design Example User Guide

Actualizado

Scalable Scatter-Gather DMA FPGA IP Release Notes

Nuevos

Scalable Scatter-Gather DMA FPGA IP User Guide

Nuevos

eCPRI IP User Guide

Actualizado

Clocking and PLL User Guide: Agilex™ 5 FPGAs and SoCs

Agilex®™ 5 (CS y R1 sufijo OPN) Mapa de registro HPS

Agilex™ 5 (sufijo R0 OPN) Mapa de registro HPS

Mapa del registro HPS de Agilex™ 5

Ashling* RiscFree* Integrated Development Environment (IDE) for Altera® FPGAs User Guide

Low Latency Ethernet 10G MAC IP User Guide: Agilex™ 3 and Agilex™ 5 FPGAs and SoCs

Quartus® Prime Pro Edition User Guide: Block-Based Design

GTS JESD204B IP User Guide

PCB Design Guidelines (HSSI, EMIF, MIPI, True Differential, PDN) User Guide: Agilex™ 5 FPGAs and SoCs

Differences Among Altera® SoC Device Families

AN 985: Nios® V Processor Tutorial

GTS AXI Multichannel DMA IP for PCI Express* User Guide

Mapa de registro de GTS PMA/FEC Direct PHY IP para Agilex™ 5

LVDS Tunneling Protocol and Interface (LTPI) IP User Guide: Agilex™ 3 and Agilex™ 5 FPGAs and SoCs

LVDS Tunneling Protocol and Interface (LTPI) IP Release Notes

Hard Processor System Component Reference Manual: Agilex™ 5 SoCs

O-RAN IP User Guide

GTS Serial Lite IV Intel® FPGA IP User Guide

GTS Serial Lite IV Intel® FPGA IP Design Example User Guide

GTS JESD204B IP Release Notes

Ayuda de Quartus® Prime Pro Edition (y archivo de versión)

Agilex™ 5 Known Issue List

Agilex™ 5 ES Device Errata and User Guidelines

LVDS SERDES User Guide: Agilex™ 5 FPGAs and SoCs

Pin Connection Guidelines: Agilex™ 5 FPGAs and SoCs

GTS Serial Lite IV Intel® FPGA IP Release Notes

AN 980: Nios® V Processor Quartus® Prime Software Support

Variable Precision DSP Blocks User Guide: Agilex™ 5 FPGAs and SoCs

Valores de RLC de paquetes Agilex™ 5 de dispositivos serie D y E para modelos IBIS (xlsx)

GTS AXI Multichannel DMA IP for PCI Express* Release Notes

GTS AXI Streaming IP for PCI Express* User Guide: Agilex™ 5 and Agilex™ 3 FPGAs and SoCs

GTS AXI Streaming IP for PCI Express* Design Example User Guide

General-Purpose I/O User Guide: Agilex™ 5 FPGAs and SoCs

GTS Transceiver PHY User Guide: Agilex™ 5 FPGAs and SoCs

GTS PMA/FEC Direct PHY IP Release Notes

Triple-Speed Ethernet IP Design Example User Guide: Agilex™ 3 and Agilex™ 5 FPGAs and SoCs

1G/2.5G/5G/10G Multirate Ethernet PHY IP User Guide: Agilex™ 3 and Agilex™ 5 FPGAs and SoCs

Low Latency Ethernet 10G MAC IP Design Example User Guide: Agilex™ 3 and Agilex™ 5 FPGAs and SoCs

Triple-Speed Ethernet IP User Guide: Agilex™ 3 and Agilex™ 5 FPGAs and SoCs

Quartus® Prime Pro Edition User Guide: Debug Tools

Triple-Speed Ethernet IP Release Notes

1G/2.5G/5G/10G Multirate Ethernet PHY IP Release Notes

Embedded Memory FPGA IPs Release Notes: RAM: 1-PORT, RAM: 2-PORT, RAM: 4-PORT, ROM: 1-PORT, and ROM: 2-PORT

Low Latency Ethernet 10G MAC IP Release Notes

Informe de longitud neta del paquete de dispositivos Agilex™ 5

Diseño de FPGA escalable: Desempeño inteligente con Agilex™ 3 y 5 FPGAs y resumen del producto de sistemas integrados en chip

Nios® V Embedded Processor Design Handbook

Información de pines para el dispositivo Agilex™ 5 A5DD051A - Formato XLSX (formato alternativo PDF)

Información de pines para el dispositivo Agilex™ 5 A5DD064A - Formato XLSX (formato alternativo PDF)

Información de pines para el dispositivo Agilex™ 5 A5DC064A - Formato XLSX (formato alternativo PDF)

Información de pines para el dispositivo Agilex™ 5 A5DC051A - Formato XLSX (formato alternativo PDF)

AN 917: Reset Design Techniques for Hyperflex® Architecture FPGAs

Performance Monitor (PMON) FPGA IP Release Notes: Agilex™ 3, Agilex™ 5, and Agilex™ 7 FPGAs

Test Engine FPGA IP Release Notes: Agilex™ 3, Agilex™ 5, and Agilex™ 7 FPGAs

Test Engine FPGA IP User Guide: Agilex™ 3, Agilex™ 5, and Agilex™ 7 FPGAs

Performance Monitor FPGA IP User Guide: Agilex™ 3, Agilex™ 5, and Agilex™ 7 FPGAs

Hard Processor System Technical Reference Manual: Agilex™ 5 SoCs

External Memory Interfaces (EMIF) IP User Guide: Agilex™ 5 FPGAs and SoCs

MIPI D-PHY IP Release Notes: Agilex™ 3 and Agilex™ 5 FPGAs

External Memory Interfaces (EMIF) IP Release Notes: Agilex™ 5 FPGAs and SoCs

External Memory Interfaces (EMIF) IP Design Example User Guide: Agilex™ 5 FPGAs and SoCs

Quartus® Prime Pro Edition User Guide: Platform Designer

Quartus® Prime Pro Edition User Guide: Design Constraints

Quartus® Prime Pro Edition User Guide: Programmer

Hyperflex® Architecture High-Performance Design Handbook

MIPI D-PHY IP User Guide: Agilex™ 3 and Agilex™ 5 FPGAs

Resumen del producto de la cartera de FPGA de Agilex™

Security Overview for SDM-Based FPGA Devices

Quartus® Prime Pro Edition Settings File Reference Manual

GTS JESD204B Intel® FPGA IP Design Example User Guide

Device Migration Guidelines: Agilex™ 5 FPGAs and SoCs D-Series

GTS HDMI IP User Guide

Quartus® Prime Pro Edition User Guide: Power Analysis and Optimization

Nios® V Processor Reference Manual

Quartus® Prime Pro Edition User Guide: PCB Design Tools

Quartus® Prime Pro Edition User Guide: Third-party Synthesis

AN 978: Nios® V Processor Migration Guidelines

Nios® V Processor Intel® FPGA IP Release Notes

Altera® AXI4 Bus Functional Model User Guides

Quartus® Prime Pro Edition User Guide: Partial Reconfiguration

GTS HDMI Intel® FPGA IP Design Example User Guide

Diseño de FPGA escalable: Desempeño inteligente con Agilex™ 3 y 5 FPGAs y resumen del producto de sistemas integrados en chip

Hard Processor System Booting User Guide: Agilex™ 3 and Agilex™ 5 SoCs

GTS JESD204C Intel® FPGA IP Design Example User Guide

Power and Thermal Calculator User Guide

Ethernet Design Example Components Release Notes

GTS Transceiver Dual Simplex Interfaces User Guide: Agilex™ 3 and Agilex™ 5 FPGAs and SoCs

Ethernet Toolkit User Guide

AN 1008: Using the FPGA AI Suite Docker* Image

Generic Serial Flash Interface Intel® FPGA IP User Guide

Generic Serial Flash Interface Intel® FPGA IP Release Notes

AN 555: True Differential Signaling Termination and Biasing for Agilex™ 7 M-Series, Agilex™ 5, and Agilex™ 3 FPGAs

Native AI Optimized DSP Agilex™ FPGA IP Release Notes

AN 981: Using Generic QSPI Flash on SDM Devices

FPGA AI Suite: Compiler Reference Manual

FPGA AI Suite: Getting Started Guide

FPGA AI Suite: IP Reference Manual

Native Floating Point DSP Agilex™ FPGA IP Release Notes

Integer Arithmetic IP Cores Release Notes

Native Fixed Point DSP Agilex™ FPGA IP Release Notes

Hard Processor System Remote System Update User Guide: Agilex™ 5 SoCs

Nios® V Processor: Lockstep Implementation User Guide

Quartus® Prime Pro Edition User Guide: Design Optimization

Integer Arithmetic IP Cores User Guide

Embedded Memory User Guide: Agilex™ 5 FPGAs and SoCs

Low Latency 40G Ethernet Intel® FPGA IP User Guide: Agilex™ 5 FPGAs and SoCs

Low Latency 40G Ethernet Intel® FPGA IP Release Notes

Nios II Custom Instruction User Guide

Mapa escalable de registro Intel® FPGA IP DMA de dispersión y recopilación

EMIF Calibration IP Release Notes

GTS CPRI PHY IP Design Example User Guide

Configuration via Protocol (CvP) Implementation User Guide: Agilex™ 5 FPGAs and SoCs

GTS CPRI PHY IP User Guide

SEU Mitigation User Guide: Agilex™ 5 FPGAs and SoCs

Power Management User Guide: Agilex™ 5 FPGAs and SoCs

Ethernet Design Example Components User Guide

Clock Control Altera™ FPGA IP Release Notes

IOPLL FPGA IP Release Notes

Advanced SEU Detection IP Release Notes

LVDS SERDES FPGA IP Release Notes

AN 932: Flash Access Migration Guidelines from Control Block-Based Devices to SDM-Based Devices

Catálogo de productos Altera®

PHY Lite for Parallel Interfaces FPGA IP User Guide

Introduction to Altera® IP Cores

PHY Lite for Parallel Interfaces FPGA IP Cores Release Notes

MIPI CSI-2 IP User Guide

MIPI CSI-2 Intel® FPGA IP Design Example User Guide

GTS Interlaken Intel® FPGA IP Release Notes

GTS Interlaken IP Design Example User Guide

GTS Interlaken IP User Guide

Unified FFT IPs User Guide

Device Design Guidelines: Agilex™ 5 FPGAs and SoCs

Implementación de la administración de plataformas de centros de datos con dispositivos MAX® 10 y Agilex™ 5

Lista de modelos IBIS de dispositivos Agilex™ 5 (xlsx)

Modelos IBIS de dispositivos Agilex™ 5 (zip)

Logic Array Blocks and Adaptive Logic Modules User Guide: Agilex™ 5 FPGAs and SoCs

Imagen para: Altera® FPGAs y SoC con FPGA suite de IA y OpenVINO™ kit de herramientas impulsan la documentación técnica Aplicaciones de IA/aprendizaje automático de perímetro/incrustadas

Altera® FPGAs y SoC con FPGA suite de IA y OpenVINO™ kit de herramientas impulsan la documentación técnica Aplicaciones de IA/aprendizaje automático de perímetro/incrustadas

Información de pines del sistema de procesador físico para dispositivos Agilex™ 5: formato XLSX (formato alternativo PDF)

Low Latency 40G Ethernet Intel® FPGA IP Design Example User Guide: Agilex™ 5 FPGAs and SoCs

Mapa de registro de Intel® FPGA IP de autonegociación y enlace de Agilex™ 5 para Ethernet

GTS CPRI PHY Intel® FPGA IP Release Notes

Cartera de sistemas en módulo (SoM) de Agilex 5 FPGA™ lista para la producción del ecosistema de socios de Altera

AN 769: Altera® FPGA Remote Temperature Sensing Diode Implementation Guide

AN 1010: System Console Getting Started Tutorial

eCPRI Intel® FPGA IP Design Example User Guide

GTS HDMI (High-Definition Multimedia Interface) Intel® FPGA IP Release Notes

Mapa de registro de GTS AXI Streaming Intel® FPGA IP para PCI Express*

Power Distribution Network Design Guidelines: Agilex™ 5 FPGAs and SoCs

AN 1016: Timing Closure Methodology Quick Reference Guide

Imagen para: Altera® amplía su soporte RISC-V multiplataforma al asociarse con el destacado proveedor de herramientas RISC-V, Ashling White Paper

Altera® amplía su soporte RISC-V multiplataforma al asociarse con el destacado proveedor de herramientas RISC-V, Ashling White Paper

Información sobre el marcado de productos para FPGAs y sistemas integrados en chip Agilex™ 7 y Agilex™ 5

Implementación de tinyML* en Altera® FPGAs documentación técnica

Arquitectura SoC FPGA para la seguridad funcional según ISO 13849-1 Cat. 3 PL d SIL2 White Paper

NCO Intel® FPGA IP User Guide

Habilite el documento técnico de coprocesamiento inteligente preparado para el futuro para 6G para las RAN

Optimice su diseño con la memoria LPDDR5 utilizando Agilex™ 5 FPGA video de demostración de la serie D

Video de demostración de IP PCI Express* en acción de Agilex™ 5 FPGAs

Thermal Design User Guide: Agilex™ 5 FPGAs and SoCs

Parameterizable Macros for Intel® FPGAs User Guide

AN 692: Power Sequencing Considerations for Cyclone® 10 GX, Arria® 10, Stratix® 10, Agilex™ 7, and Agilex™ 5 Devices

Documentación técnica sobre la comparación de la capacidad en el mundo real de Agilex™ 5 FPGAs

FIR II IP Intel® FPGA IP: User Guide

Intel® FPGA Download Cable User Guide

Huella de PCB Allegro* para el paquete B32B (1610) del dispositivo Agilex™ 5 serie D - PRELIMINAR

Radar Doppler de pulso marino para Agilex 5 FPGAs resumen de™ la solución

Información de pines del sistema de procesador físico para dispositivos Agilex™ 5 ES: formato XLSX (formato alternativo PDF)

Agilex™ 5 FPGAs: PI física de interfaz de memoria externa (EMIF)

Procesamiento de señales de imagen de alto desempeño y diseño de canalización de sensores de cámara en FPGAs

Coordenadas de bola de paquete B32B (1610): dispositivos Agilex™ 5 serie D

B32B (1610) Dibujo mecánico del paquete: dispositivos de A5DA065AB32B, A5DB065AB32B, A5DA051AB32B A5DB051AB32B - PRANTE.

AN 1000: Drive-on-Chip Design Example: Agilex™ 5 Devices

GTS DisplayPort PHY Altera FPGA IP User Guide

Mapa del registro de Intel® FPGA Hard IP Ethernet Agilex™ 5

Calculadora de ecualización Agilex™ 5 FPGA TX

Hoja de trabajo de revisión de esquemas de dispositivos Agilex™ 5: series D y E

Video de demostración de Agilex™ 5 TinyML con FPGA AI Suite

Video de demostración del sistema integrado en chip Agilex™ 5 FPGA OpenPLC

Video de demostración de robótica del sistema integrado en chip Agilex™ 5 FPGA

AN 1007: Partial Reconfiguration Design Simulation Tutorial

Video de demostración del transceptor 17G Agilex™ 5 FPGAs en acción

Video de demostración de IP de interfaces de memoria externa en acción de Agilex™ 5 FPGAs

MIPI CSI-2 Intel® FPGA IP Release Notes

Agilex™ 5 FPGAs series D y E: seguridad funcional

Mapa del registro de IP de GTS Interlaken FPGA

Mapa de registro de IP de FPGA GTS CPRI PHY

JTAG Boundary-Scan Testing User Guide: Agilex™ 5 FPGAs and SoCs

4G Turbo-V Intel® FPGA IP User Guide

5G Polar Intel® FPGA IP User Guide

5G LDPC-V Intel® FPGA IP User Guide

Turbo Intel® FPGA IP User Guide

Intel® Advanced Link Analyzer: User Guide

AN 307: Intel® FPGA Design Flow for AMD* Xilinx* Users

SmartVID Debug Checklist and Voltage Regulator Guidelines

5G LDPC Intel® FPGA IP User Guide

Agilex™ 5 FPGAs serie D y E: subsistema de procesador físico y software integrado

Seguridad: proteja su IP con Agilex™ 5 FPGAs

Resumen de tecnología del software Quartus® Prime para Agilex™ 5 FPGAs

Agilex™ 5 FPGAs: DSP mejorado con bloque de tensores de IA

Agilex™ 5 FPGAs: E/S de propósito general

Agilex™ 5 FPGAs: IP duro de interfaz serie de alta velocidad (HSSI)

Imagen para: Intel Agilex® 5 FPGA serie D: Ideal para aplicaciones de FPGA de rango medio que requieren desempeño, menor consumo de energía y factores de forma más pequeños

Intel Agilex® 5 FPGA serie D: Ideal para aplicaciones de FPGA de rango medio que requieren desempeño, menor consumo de energía y factores de forma más pequeños

Simulador de Simics® Intel para instalador de® Intel® FPGA para Linux

Aplicaciones destacadas con el uso de Agilex™ 5 FPGAs en varios mercados

Diseños de cámaras 4K de próxima generación con Agilex™ 5 FPGAs

Imagen para: Los FPGAs Intel Agilex® 5 FPGAs y SoC son ideales para aplicaciones de rango medio que requieren un mayor desempeño, menor consumo de energía y factores de forma más pequeños

Los FPGAs Intel Agilex® 5 FPGAs y SoC son ideales para aplicaciones de rango medio que requieren un mayor desempeño, menor consumo de energía y factores de forma más pequeños

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.

Seleccione el idioma

Uso de la búsqueda de Intel.com

Enlaces rápidos

Búsquedas recientes

Búsqueda avanzada

Solo buscar en

Compatibilidad con Agilex™ 5 FPGA y SoC FPGA serie D