Introducción
| Núcleo de la IP | Categoría del núcleo de la IP |
|---|---|
| Nios V/m soft processor core | Embedded Processor |
| On Chip RAM - II | Other |
| JTAG UART | Other |
| SYSID | Other |
| Interval Timer | Other |
Descripción detallada
Este ejemplo de diseño incluye un procesador integrado de Nios® V/m conectado a la IP del temporizador de intervalos para emitir una interrupción basada en alarma al núcleo de Nios V/m.
El objetivo del diseño es demostrar el comportamiento y manejo de interrupciones por parte del procesador integrado Nios V/m. Una vez que se emite la interrupción; la Nios V/m imprime el ID del sistema del núcleo periférico de SYS ID.
Consulte el documento para obtener más detalles sobre el diseño.
Preparar la plantilla de diseño en la GUI del software Quartus Prime
Nota: Después de descargar el ejemplo de diseño, debe preparar la plantilla de diseño. El archivo descargado tiene la forma de un archivo <proyecto>.par que contiene una versión comprimida de sus archivos de diseño (similar a un archivo .qar) y metadatos que describen el proyecto. La combinación de esta información es lo que constituye un archivo <proyecto>.par. Simplemente puede hacer doble clic en el archivo <proyecto>.par y Quartus iniciará ese proyecto.