Introducción
Kit de desarrollo
| Núcleo de la IP | Categoría del núcleo de la IP |
|---|---|
| Altera In-System Sources & Probes | SimulationDebugVerification |
| Reset Controller | QsysInterconnect |
| MM Interconnect | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| altera_jtag_avalon_master | QsysInterconnect |
| Avalon-ST Packets to Bytes Converter | QsysInterconnect |
| Avalon-ST Timing Adapter | QsysInterconnect |
| Avalon Packets to Transaction Converter | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Avalon-ST Channel Adapter | QsysInterconnect |
| Avalon-ST Bytes to Packets Converter | QsysInterconnect |
| Avalon-ST JTAG Interface | QsysInterconnect |
| altera_config_stream_endpoint | Debug & Performance |
| Top level generated instrumentation fabric | Debug & Performance |
| Altera SDM Mbox Bridge | Configuration and Programming |
| Altera SDM IRQ | Configuration and Programming |
| Altera SDM2FPGA Bridge | Configuration and Programming |
| Altera SDM GPO | Configuration and Programming |
| Altera SDM GPI | Configuration and Programming |
| Altera FPGA2SDM Bridge | Configuration and Programming |
| Memory-Mapped Multiplexer | QsysInterconnect |
| Avalon-ST Handshake Clock Crosser | QsysInterconnect |
Descripción detallada
La Intel FPGA IP de cliente de buzón es un puente entre un host y el Administrador de dispositivos seguros (SDM) Utilice la Intel FPGA IP de cliente de buzón para enviar comandos y recibir el estado de los clientes periféricos de SDM. La Intel FPGA IP cliente de buzones es un componente secundario de Avalon® asignación de memoria (Avalon-MM) que debe conectarse a un maestro de Avalon-MM.
En este diseño de referencia, el maestro de JTAG a Avalon actúa como el controlador host que se conecta al núcleo Intel FPGA IP del cliente de buzones. La IP del puente maestro de JTAG a Avalon traduce los comandos que recibe de la consola del sistema a un formato de Avalon MM que requiere el núcleo Intel FPGA IP del cliente de buzones. Mailbox Client Intel FPGA IP: controla comandos y recibe respuestas del SDM.
El script rsu1.tcl proporciona ejemplos para realizar las funciones de comando disponibles compatibles con SDM. Puede ejecutar las funciones disponibles en el script rsu1.tcl a través de la consola del sistema del software Intel Quartus® Prime para realizar las siguientes operaciones:
- Lea FPGA código de identificación
- Leer FPGA ID de CHIP
- Operaciones de acceso flash QPSI como el programa QSPI flash con archivo .rpd.
- Operaciones de actualización remota del sistema (RSU), como la lectura del estado de RSU y la reconfiguración de desencadenan la reconfiguración desde el origen de datos, que puede ser una imagen de aplicación o una imagen de fábrica.
Prepare la plantilla de diseño en la GUI del software Quartus Prime (versión 14.1 y posteriores)
Nota: Después de descargar el ejemplo de diseño, debe preparar la plantilla de diseño. El archivo descargado tiene la forma de un archivo <proyecto>.par que contiene una versión comprimida de sus archivos de diseño (similar a un archivo .qar) y metadatos que describen el proyecto. La combinación de esta información es lo que constituye un archivo <proyecto>.par. En las versiones 16.0 o posteriores, simplemente puede hacer doble clic en el archivo <project>.par y Quartus iniciará ese proyecto.
El segundo medio para abrir la plantilla de proyecto es a través del Asistente para nuevo proyecto (File-> New Project Wizard). Después de ingresar el nombre del proyecto y la carpeta en el primer panel, el segundo panel le pedirá que especifique un proyecto vacío o una plantilla de proyecto. Seleccione la plantilla de proyecto. Verá una lista de proyectos de plantillas de diseño que ha cargado anteriormente, así como varios "Diseños de pines de línea base" que contienen el anclaje y la configuración para una variedad de kits de desarrollo. Si no ve su plantilla de diseño en la lista, haga clic en el enlace que indica instalar las plantillas de diseño en un círculo a continuación:
Busque el archivo <project>.par que descargó, haga clic en siguiente, seguido de Finalizar, y su plantilla de diseño se instalará y se mostrará en el panel Navegador de proyectos en Quartus.
Nota: Cuando un diseño se almacena en la Tienda de diseño como plantilla de diseño, se ha probado previamente la regresión en comparación con la versión indicada del software Quartus. La regresión garantiza que la plantilla de diseño supere los pasos de análisis/síntesis/ajuste/ensamblaje en el flujo de diseño de Quartus.
Preparar la plantilla de diseño en la línea de comandos del software Quartus Prime
En la línea de comandos, escriba el comando siguiente:
quartus_sh --platform_install -package <directorio del proyecto>/<proyecto>.par
Una vez que se complete el proceso, escriba:
quartus_sh --platform -name < proyecto>