Introducción
| Núcleo de la IP | Categoría del núcleo de la IP |
|---|---|
| Altera In-System Sources & Probes | SimulationDebugVerification |
| Reset Controller | QsysInterconnect |
| MM Interconnect | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| altera_config_stream_endpoint | Debug & Performance |
| altera_jtag_avalon_master | QsysInterconnect |
| Avalon Packets to Transaction Converter | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Avalon-ST Channel Adapter | QsysInterconnect |
| Avalon-ST Bytes to Packets Converter | QsysInterconnect |
| Avalon-ST JTAG Interface | QsysInterconnect |
| Avalon-ST Packets to Bytes Converter | QsysInterconnect |
| Avalon-ST Timing Adapter | QsysInterconnect |
| Top level generated instrumentation fabric | Debug & Performance |
| Altera SDM Mbox Bridge | Configuration and Programming |
| Altera SDM GPO | Configuration and Programming |
| Altera SDM GPI | Configuration and Programming |
| Altera FPGA2SDM Bridge | Configuration and Programming |
| Altera SDM IRQ | Configuration and Programming |
| Altera SDM2FPGA Bridge | Configuration and Programming |
| Avalon-ST Handshake Clock Crosser | QsysInterconnect |
| Memory-Mapped Multiplexer | QsysInterconnect |
Descripción detallada
La Intel FPGA IP cliente de buzones es un puente entre un host y el Administrador de dispositivos seguros (SDM). La Intel FPGA IP cliente de buzones se usa para enviar comandos al SDM y devolver respuestas al host. La Intel FPGA IP cliente de buzones es un componente secundario de Avalon MM que debe conectarse a un maestro de Avalon MM.
En este diseño de referencia, una IP de puente maestro JTAG a Avalon actúa como controlador host que se conecta al núcleo de Intel FPGA IP del cliente de buzones. La IP del puente maestro JTAG a Avalon traduce los comandos que recibe de la consola del sistema al formato de Avalon asignación de memoria (Avalon MM) que requiere la Intel FPGA IP del cliente de buzones. A continuación, el Intel FPGA IP cliente de buzones controla comandos y recibe respuestas del SDM.
El script rsu1.tcl proporciona ejemplos para realizar las funciones de comando disponibles compatibles con SDM. Puede ejecutar las funciones disponibles en el script rsu1.tcl vie System Console del software Intel Quartus Prime Pro para realizar las siguientes operaciones:
- Lea FPGA código de identificación
- Leer FPGA ID de CHIP
- Operaciones de acceso flash QSPI como lectura y escritura en memoria flash
- Operaciones de actualización remota del sistema (RSU), como leer el estado de RSU, activar la reconfiguración a otra imagen en flash y actualizar una imagen de configuración en flash.
El script rsu1.tcl se puede descargar desde el enlace que se proporciona a continuación.
Para obtener más detalles
1. Consulte la Guía del usuario de Mailbox Client Intel FPGA IP
2. Consulte el capítulo 4. Actualización remota del sistema (RSU) en la Guía del usuario de configuración de Intel Agilex