Introducción
Kit de desarrollo
| Núcleo de la IP | Categoría del núcleo de la IP |
|---|---|
| Top level generated instrumentation fabric | Debug & Performance |
| Altera Arria 10 XCVR Reset Sequencer | Other |
| Nios II Gen2 Processor | NiosII |
| Nios II Gen2 Processor Unit | NiosII |
| On-Chip Memory (RAM or ROM) | OnChipMemory |
| Arria 10 External Memory Interfaces | ExternalMemoryInterfaces |
| EMIF Core Component for 20nm Families | ExternalMemoryInterfaces |
| EMIF Error Correction Code (ECC) Component | Internal Components |
| EMIF Error Correction Code (ECC) Component for Arria 10 | Internal Components |
| Arria 10 External Memory Interfaces Debug Component | ExternalMemoryInterfaces |
| alt_mem_if JTAG to Avalon Master Bridge | BridgesAndAdaptors |
| Avalon-ST JTAG Interface | QsysInterconnect |
| Avalon-ST Packets to Bytes Converter | QsysInterconnect |
| Avalon-ST Channel Adapter | QsysInterconnect |
| Avalon Packets to Transaction Converter | QsysInterconnect |
| Avalon-ST Timing Adapter | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Reset Controller | QsysInterconnect |
| Avalon-ST Bytes to Packets Converter | QsysInterconnect |
| MM Interconnect | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| Avalon-MM Pipeline Bridge | QsysInterconnect |
| JTAG UART | ConfigurationProgramming |
| System ID Peripheral | Other |
| Clocked Video Input II (4K Ready) | AudioVideo |
| Video and Image Processing Suite | Other |
| Clocked Video Output II (4K Ready) | AudioVideo |
| Video Input Bridge | AudioVideo |
| alt_vip_cvo_core | AudioVideo |
| Switch II (4K Ready) | Video and Image Processing |
| Frame Buffer II (4K Ready) | AudioVideo |
| Interval Timer | Peripherals |
| Memory-Mapped Demultiplexer | QsysInterconnect |
| Memory-Mapped Multiplexer | QsysInterconnect |
| Avalon-ST Handshake Clock Crosser | QsysInterconnect |
| Avalon-MM Master Agent | QsysInterconnect |
| Avalon-MM Slave Agent | QsysInterconnect |
| Memory-Mapped Router | QsysInterconnect |
| IRQ Mapper | QsysInterconnect |
| IRQ Clock Crosser | QsysInterconnect |
| ALTCLKCTRL | ClocksPLLsResets |
| Arria 10 Transceiver Native PHY | TransceiverPHY |
| Transceiver PHY Reset Controller | TransceiverPHY |
| SDI II | TransceiverPHY |
| Arria 10 FPLL | ClocksPLLsResets |
| Altera IOPLL | ClocksPLLsResets |
Descripción detallada
Prepare la plantilla de diseño en la GUI del software Quartus Prime (versión 14.1 y posteriores)
Nota: Después de descargar el ejemplo de diseño, debe preparar la plantilla de diseño. El archivo descargado tiene la forma de un archivo <proyecto>.par que contiene una versión comprimida de sus archivos de diseño (similar a un archivo .qar) y metadatos que describen el proyecto. La combinación de esta información es lo que constituye un archivo <proyecto>.par. En las versiones 16.0 o posteriores, simplemente puede hacer doble clic en el archivo <project>.par y Quartus iniciará ese proyecto.
El segundo medio para abrir la plantilla de proyecto es a través del Asistente para nuevo proyecto (File-> New Project Wizard). Después de ingresar el nombre del proyecto y la carpeta en el primer panel, el segundo panel le pedirá que especifique un proyecto vacío o una plantilla de proyecto. Seleccione la plantilla de proyecto. Verá una lista de proyectos de plantillas de diseño que ha cargado anteriormente, así como varios "Diseños de pines de línea base" que contienen el anclaje y la configuración para una variedad de kits de desarrollo. Si no ve su plantilla de diseño en la lista, haga clic en el enlace que indica instalar las plantillas de diseño en un círculo a continuación:
Busque el archivo <project>.par que descargó, haga clic en siguiente, seguido de Finalizar, y su plantilla de diseño se instalará y se mostrará en el panel Navegador de proyectos en Quartus.
Nota: Cuando un diseño se almacena en la Tienda de diseño como plantilla de diseño, se ha probado previamente la regresión en comparación con la versión indicada del software Quartus. La regresión garantiza que la plantilla de diseño supere los pasos de análisis/síntesis/ajuste/ensamblaje en el flujo de diseño de Quartus.
Preparar la plantilla de diseño en la línea de comandos del software Quartus Prime
En la línea de comandos, escriba el comando siguiente:
quartus_sh --platform_install -package <directorio del proyecto>/<proyecto>.par
Una vez que se complete el proceso, escriba:
quartus_sh --platform -name < proyecto>
Nota:
* Versión ACDS: 19.2.0 Pro