Cómo empaquetar módulos/diseños Verilog personalizados como bibliotecas OpenCL®

Descripción

En el video se analiza por qué los clientes podrían potencialmente utilizar esta característica para tener sus bloques de procesamiento personalizados (RTL) en el código de kernel de OpenCL. El video explica el ejemplo de diseño, como los archivos makefiles y config, y explica el flujo de compilación. El video también muestra una demostración del ejemplo de diseño