Cómo empaquetar módulos/diseños personalizados de Verilog como bibliotecas OpenCL®

Descripción

El video discute por qué los clientes podrían usar esta característica para tener sus bloques de procesamiento personalizados (RTL) en el código del kernel OpenCL. El video explica el ejemplo de diseño, como los archivos makefiles y config, y explica el flujo de compilación. El video también muestra una demostración del ejemplo de diseño