Punto flotante duro

Punto flotante de DSP

Los nuevos sistemas de procesamiento digital de señales (DSP) utilizan soluciones de puntos flotantes para lograr un alto grado de estabilidad numérica y rango dinámico. Las aplicaciones como los radares, el procesamiento avanzado de antenas inalámbricas y las imágenes médicas requieren capacidades de punto flotante en las FPGAs y SoC. A medida que las aplicaciones de DSP crecen en tamaño y capacidad, las FPGAs y SoC ofrecen las plataformas de mayor desempeño disponibles para cualquier implementación de DSP de punto flotante.

A 14 nm, las Intel® Stratix® 10 FPGAs y SoC ofrecen el más alto desempeño de la industria, con operaciones de punto flotante de hasta 10 tera por segundo (TFLOPS). Obtén más información sobre nuestras capacidades de FGPA y SoC de Stratix 10.

A 20 nm, las Intel® Arria® 10 FPGAs y SoCs ofrecen los primeros dispositivos en la industria con operadores de punto flotante endurecidos, para brindar un desempeño de hasta 1,5 TFLOPs. Obtén más información sobre nuestra arquitectura de bloques de DSP de precisión variable de la FPGA y Soc Arria 10.

Noticia de última hora: nueva compatibilidad para las Intel® SoC FPGAs (e implementación de puntos flotantes asociados) con el lanzamiento del MathWorks R2014b más reciente

El codificador HDL y el codificador integrado ofrecen una nueva compatibilidad para la familia de Intel® SoC FPGA con MathWorks R2014b. Los desarrolladores que están familiarizados con las herramientas de MathWorks tienen la conveniencia adicional de poder quedarse en este entorno de desarrollo para generar códigos dirigidos a las SoC FPGAs de Intel.

Los programadores de procesadores y diseñadores de FPGA compartirán una metodología de diseño cómun, simplificada para focalizarse en las SoC FPGAs de Intel.

Para obtener más información, visita https://www.mathworks.com/hardware-support/altera-soc-ecoder.html.

Comienza con nuestras soluciones de DSP de puntos flotantes con estos documentos técnicos y webcasts.

Documentos técnicos

Comprender las afirmaciones por desempeño de puntos flotantes picos

Esta documentación técnica calcula y comparte el desempeño de los puntos flotantes picos de los procesadores digitales de señales Entérate de cómo Intel puede reclamar hasta 1,5 TFLOP de desempeño en dispositivos Arria 10, y 10 TFLOPs en los de stratix 10 al usar un método estándar de la industria, y compara esta afirmación con los de otro proveedor de FPGA.

Lee la documentación técnica (PDF)

Permitir diseños de DSP de impacto en los FPGAs con la implementación de puntos flotantes endurecidos

¿Quieres saber más acerca de la implementación de los puntos flotantes duros de Intel? Esta documentación técnica explora la nueva arquitectura, desde los dispositivos de Arria 10 hasta los de Stratix 10, que permitirán el mayor desempeño algorítmico del DSP de puntos flotantes en la historia de los FPGAs.

Lee la documentación técnica (PDF)

BDTI evalúa la eficiencia energética de los complejos diseños de DSP en el mundo real, en las placas de desarrollo de 28nm de Intel® FPGA:

  • Puntos de referencia de potencia para diseños de DSP complejos: factorizaión de matriz con base en QR y Cholesky
  • Resultados y usabilidad del flujo de las herramientas de puntos flotantes

Lee la documentación técnica (PDF)

BDTI evalúa la eficiencia energética de los complejos diseños de DSP en el mundo real, en las placas de desarrollo de 28nm de Intel® FPGA:

  • Puntos de referencia de potencia para diseños de DSP complejos: factorizaión de matriz con base en QR y Cholesky
  • Resultados y usabilidad del flujo de las herramientas de puntos flotantes

Lee la documentación técnica (PDF)

Ve la vista previa

Mostrar más Mostrar menos

Webcasts

NUEVO: Vea ahora, bajo demanda, 15 minutos

Aceleración del tiempo de desarrollo del diseño con los bloques DSP de los puntos flotantes duros en las FPGAs

Ve este webcast para obtener:

  • Una descripción general de los desafíos actuales para la implementación de los puntos flotantes
  • Una introducción a los bloques DSP de los puntos flotantes duros de Intel
  • Descripción general de cómo se puede lograr un desempeño de DSP, una productividad del diseñador y una eficiencia de la lógica sin precedentes