Altercados en un solo evento

Las molestias por evento único (SEUs) son causadas por ataques de radiación ionizante en elementos de almacenamiento, como celdas de memoria de configuración, memoria del usuario y registros. En las aplicaciones con efecto de conservación, las principales fuentes de radiación ionizantes de preocupación son las partículas alfabéricas que se emiten a partir de políticas de conservación de los materiales, los neutrones de alta energía producidos por la interacción de una "barrafónica" con la atmósfera de la Tierra y neutrones térmicos que, en la mayoría de los casos, son neutrones térmicos de alta energía, pero que también se pueden producir en equipos hechos por el hombre. Los estudios realizados a lo largo de los últimos 20 años han dado lugar a materiales de paquete de alta pureza que minimizan los efectos de seU causados por la radiación de partículas alfa. Los neutrones ineludibles con efectos de seU siguen siendo la principal causa de los efectos de la SEU en la actualidad. Los errores blandos son aleatorios y ocurren de acuerdo con una oratorio relacionado con los niveles de energía, la yerba y la susceptibilidad celular.

Intel ha estado estudiando los efectos de las SEUs en sus dispositivos durante muchas generaciones de procesos y ha desarrollado una amplia experiencia tanto en la reducción de frecuencias de errores blandos a través de la tecnología de proceso y diseño físico optimizados por SEU, como en técnicas de mitigación de errores blandos. Intel presentó el primer control automático de redundancia arbitraria (CRC) de la industria y eliminó los requisitos lógicos y de complejidad adicionales comunes a otras soluciones de comprobación de errores. Todas las familias de dispositivos Intel® se someten a pruebas de comportamiento y desempeño de SEU utilizando instalaciones como Los Alamos Weapons Neutron Research (WNR) utilizando procedimientos de prueba estándar definidos por las especificaciones JESD-89 de JEDEC.

Las pruebas de SEU de la FPGAs Intel® en el Centro de Ciencias de Neutrones de Los Alamos (LANSCE) revelaron los siguientes resultados:

• No se observaron errores SEU en los registros de E/S y circuitos CRC duros.
• Hay un tiempo promedio entre interrupción funcional (MTBFI) de cientos de años, incluso para FPGAs de alta densidad y gran tamaño.

las series Intel® Stratix®, Arria® GX y Cyclone® de familias de FPGA cuentan con circuitos duros integrados para verificar de manera continua y automática la CRC sin costo adicional. En el caso de productos fabricados con tecnología de proceso de 28 nm y nodos de proceso posteriores, Intel ha implementado la corrección de bits alterados de la CRAM (subsanación de errores) además de una detección mejorada de EDCRC. Puede configurar fácilmente la verificación CRC a través del software de diseño Intel® Quartus® Prime.

Para obtener más información acerca de otras técnicas de mitigación y para obtener más información acerca de las pruebas SEU de dispositivos Intel FPGA, comuníquese con su representante de ventas o distribuidor local de Intel.