Centro de recursos RapidIO IP Core

Funciones MegaCore de RapidIO

• La función MegaCore de RapidIO II cumple con la revisión de especificaciones de RapidIO 2.2.
• Separación de las capas física, de transporte y lógica (arquitectura modular)
• Secuencia IDLE2: símbolo de control largo
• Velocidades de carril de 1.25, 2.5, 3.125, 5.0 y 6.25 Gbaud con anchos de enlace de 1x, 2x y 4x
• La función MegaCore de RapidIO cumple con las revisiones de especificaciones de RapidIO 1.3/2.1
• Separación de las capas física, de transporte y lógica (arquitectura modular)
• Secuencia IDLE1: símbolo de control corto
• Velocidades de carril de 1.25, 2.5, 3.125 y 5.0 Gbaudios con anchos de enlace 1x y 4X

Para conocer los detalles de compatibilidad del dispositivo, como las tasas de carril, los anchos de enlace y los grados de velocidad, consulte las guías del usuario de la función MegaCore de RapidIO.

Las soluciones, que incluyen núcleos IP RapidIO configurables y placas de desarrollo, le permiten concentrarse en las funciones centrales del diseño del sistema al proporcionar:

• Implementación de protocolos simple y rápida
• Riesgos de diseño reducidos
• Tiempos de desarrollo acortados
• Diseñador de plataformas para la interconexión de sistemas

Documentación

• Guía del usuario de la función MegaCore de RapidIO II
• Guía del usuario de la función MegaCore de RapidIO
• Notas de la versión de la biblioteca de PI MegaCore
• Archivo de notas de la versión de propiedad intelectual

Notas de aplicación

• AN 513: Interoperabilidad RapidIO con diseño de referencia DSP TI 6482
• AN 568: Interoperabilidad RapidIO con diseño de referencia DSP TI 6488
• AN 617: diseño de referencia de reconfiguración de velocidad de datos dinámica RapidIO para dispositivos Stratix® IV GX

Diseños de referencia

• Diseño de referencia de SRIO a TI 6482 DSP
• Diseño de referencia de SRIO a TI 6488 DSP
• Diseño de referencia de reconfiguración de velocidad de datos dinámica de RapidIO para dispositivos Stratix IV GX
• Ejemplo de diseño: puente del host de mantenimiento al agente de mantenimiento del sistema
• Ejemplo de diseño: implementación personalizada con interfaz de paso Avalon®-ST

Base de datos de conocimiento

La base de datos de conocimiento proporciona soluciones de asistencia, respuestas a preguntas frecuentes e información sobre problemas conocidos relacionados con RapidIO.

Ver soluciones vistas con frecuencia:

• ¿El MegaCore de SRIO proporciona alguna plataforma para implementar algunas funciones de capa lógica personalizadas o mi propio módulo NREAD/NWRITE personalizado?
• ¿Por qué el orden de los paquetes de enlace SRIO difiere del orden en la capa de aplicación?
• ¿Es el RapidIO capaz de recuperarse de una tirada del cable y restablecer un enlace SRIO?
• ¿Puedo conectar la interfaz del agente de mantenimiento del sistema en mi diseño SRIO a tierra si no la estoy usando para reducir el consumo general de elementos lógicos (LE)?
• ¿Cómo responde la señal de solicitud de espera del puerto del agente de E/S de Avalon-MM a una ráfaga de escritura continua?

Kits de desarrollo

Los siguientes kits de desarrollo están disponibles para la función RapidIO MegaCore:

• Kit de desarrollo de integridad de señal de transceptor Intel® Arria® 10 GX
• Kit de desarrollo FPGA Intel® Arria® 10 GX
• Kit de desarrollo Intel® Stratix® 10 GX FPGA
• Kit de desarrollo DSP Stratix® V
• Kit de desarrollo de integridad de señal del transceptor Stratix® V GT
• Kit de desarrollo de integridad de señal del transceptor Stratix® V GX
• Kit de desarrollo FPGA Stratix® V GX

Enlaces relacionados

• Comunidad Intel FPGA
• Intel FPGA IP compatibilidad con el modo de evaluación
• Recursos de soporte para la instalación y la concesión de licencias
• Intel® FPGA recursos de asistencia