Centro para desarrolladores® Intel Cyclone 10 FPGA
El centro de desarrollo de FPGA se organiza en etapas estándar de la industria, que le han proporcionado varios recursos para completar su diseño Intel® FPGA. Cada paso de diseño se detalla en las subsecciones ampliables con enlaces que le permiten seleccionar y mover entre las diversas series de dispositivos de la generación 10.
1. Información del dispositivo
Documentación
Ejemplos de diseño |
---|
Intel® Cyclone® 10 GX |
Ejemplos de diseño Intel® Cyclone® 10 GX en la tienda de diseño |
Intel® Cyclone® 10 LP |
Ejemplos de diseño de Intel Cyclone 10 LP en la tienda de diseño |
Entrenamiento y videos |
---|
Intel® Cyclone® 10 GX |
Mitigación de SEU en dispositivos Intel® FPGA: etiquetado de jerarquía |
Intel® Cyclone® 10 GX |
Cómo programar Cyclone 10 LP con dos imágenes de configuración, parte 1 |
Kits de desarrollo |
---|
Intel® Cyclone® 10 GX |
Intel® Cyclone® 10 GX |
Intel FPGA Reson, Intel FPGA |
---|
Intel® Cyclone® 10 GX |
2. Protocolo de interfaz
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de la aplicación |
---|
Ethernet |
Guía del usuario Intel® FPGA Ethernet IP Core de triple velocidad |
Guía del usuario de Ethernet de 10G MAC Intel FPGA de baja latencia |
AN 585: Depuración de simulación con prueba de Ethernet de triple velocidad |
AN 735: pautas para la migración de núcleos IP MAC 10G ethernet de Altera® baja latencia |
AN 699: Uso del kit de herramientas de diseño Altera Ethernet |
Guías de usuario |
---|
Procesamiento de señal digital (DSP) |
Guía del usuario del núcleo IP Reed-Solomon de alta velocidad |
Guía del usuario del núcleo IP del generador de números aleatorios |
Guías de usuario |
---|
Incrustado |
Guías de usuario |
---|
Audio y video |
Videos de inicio rápido |
---|
Otra serie PI |
Intel FPGA Reson, Intel FPGA |
---|
Interfaz de memoria externa |
Guía de la herramienta de parámetros de diseño de placas desalineadas |
3. Planificación de diseño
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de la aplicación |
---|
Guía del usuario de introducción: Intel Quartus Prime Pro Edition |
Guía del usuario de la marca de plataformas (Intel® Quartus® Prime Pro Edition) |
Ejemplos de diseño |
---|
Entrenamiento y videos |
---|
Herramienta de planificación de recursos y pines (AERP) de EMIF Intel® FPGA |
Intel FPGA Reson, Intel FPGA |
---|
Herramienta de planificación de pines y recursos de Intel® FPGA EMIF |
4. Entrada de diseño
Documentación
El software Intel® Quartus® Prime Pro Edition ofrece un potencia maduro que le permite entrar en sus diseños con el máximo de flexibilidad. Si es nuevo en estos idiomas, puede utilizar ejemplos en línea o plantillas integradas para comenzar.
El software Intel Quartus Prime Pro Edition con plantillas de Verilog y VHDL de estructuras de uso frecuente. Para obtener más información sobre el uso de estas plantillas, consulte la sección "Uso de plantillas HDL proporcionadas" del manual Intel Quartus Prime Pro.
El software de diseño Intel® Quartus® Prime también viene con Intel® High Level Synthesis Compiler que incorporar una función de C++ en una implementación de RTL que está optimizada para productos Intel® FPGA.
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Documentación técnica |
---|
Manual del manual Intel Quartus Prime Standard Edition, diseño y síntesis del volumen 1 |
Guía del usuario de recomendaciones de diseño: Intel Quartus Prime Pro Edition |
Guía del usuario de la marca de plataformas: Intel Quartus Prime Pro Edition |
Guía de mejores prácticas Intel High Level Synthesis Compiler |
Aplicar los beneficios de la red en una arquitectura de chip a FPGA diseño de sistema |
5. Simulación y verificación
Documentación
Descargas de software |
---|
6. Implementación y optimización
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de la aplicación |
---|
Guía del usuario del compilador: Intel Quartus Prime Pro Edition |
Guía del usuario para la optimización del diseño: Intel Quartus Prime Pro Edition |
Guía del usuario de síntesis de terceros: Intel Quartus Prime Pro Edition |
Guía del usuario sobre restricciones de diseño: Intel Quartus Prime Pro Edition |
Guía del usuario de diseño basado en bloques: Intel Quartus Prime Pro Edition |
Guía del usuario de reconfiguración parcial: Intel Quartus Prime Pro Edition |
7. Análisis de tiempo
Documentación
Guías de usuario / Descripción general del dispositivo / Hoja de datos del dispositivo / Notas de la aplicación |
---|
Guía del usuario de Timing Analyzer: Intel Quartus Prime Pro Edition |
AN 366: Comprender la sincronización de salida de E/S para dispositivos Altera® |
AN 471: Análisis PLL de FPGA de alto desempeño con TimeQuest |
AN 433: Restricción y análisis de interfaces sincrónicas de origen |
AN 775: Pautas para la generación de información de temporización de E/S |
8. Depuración en el chip
Documentación
Descargas de software |
---|
El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.