Estos ejemplos muestran una variedad de técnicas para restringir los circuitos y informar los resultados del análisis de sincronización en el analizador de sincronización.
Restricción
Estos ejemplos de diseño muestran cómo limitar diferentes tipos de circuitos para el analizador de sincronización.
Este ejemplo muestra el archivo SDC más sencillo que puede utilizar que limita todos los relojes, las rutas de entrada y las rutas de salida en un diseño.
En este ejemplo se muestra cómo hacer excepciones de multiafacción con comandos SDC. Incluye un circuito simple con una excepción multiaísta de 2.
Restricción de los relojes generados
Debe limitar los relojes generados en su diseño. Este ejemplo muestra cómo restringir una división por 2 reloj y un reloj generado por ciclo bloqueado por fase (PLL).
Ejemplos de multiplexión de reloj
Este ejemplo muestra cómo restringir los relojes multiplexados en su diseño.
Fuente de salida alineada con el centro síncrono
Este ejemplo muestra cómo restringir un bus de salida sincrónica de origen alineado en el centro.
Fuente de salida alineada en el perímetro sincrónico
Este ejemplo muestra cómo restringir un bus de salida síncrono de origen alineado en el perímetro.
Entrada alineada con el centro síncrono de origen
Este ejemplo muestra cómo restringir un bus de entrada sincrónica de origen alineado en el centro.
Entrada alineada en el perímetro sincrónico de origen
Este ejemplo muestra cómo restringir un bus de entrada sincrónica de origen alineado en el perímetro.
Multiplatafacción de habilitación de reloj
En este ejemplo se muestra cómo aplicar una excepción multisofera de un registro con la indicación de que el reloj habilita el pin de un registro.
Relojes con un pin que se desacha
Este procedimiento personalizado obtiene una lista de todos los relojes que impulsan un pin en la lista de redes de tiempo. Úselo para crear relojes dinámicamente cuando se desconocimiento de otros relojes en el diseño.
Simplifique la reutilización del diseño con restricciones de SDC dinámicas
Técnicas para crear restricciones de tiempo para bloques HDL reutilizables cuando el diseñador no conozca su creación de instancias y su uso.
Informes
Estos ejemplos muestran cómo realizar diferentes tipos de informes personalizados.
Script de informe de temporización personalizada
Este ejemplo muestra cómo utilizar el archivo de script Tcl para personalizar informes durante la compilación para generar informes personalizados en el informe de compilación de software Quartus® II.
Informar sobre múltiples condiciones de funcionamiento
Este ejemplo muestra cómo realizar un análisis de multiciclo en su diseño con un script Tcl.
Informar sobre el registro en las rutas de registro
Este ejemplo muestra cómo generar un informe de ruta de registro a registro.
Informar demoras punto a punto
Este ejemplo muestra cómo informar un retraso para cualquier ruta de punto a punto.
Creación de informes de rutas sin restricciones
Este ejemplo muestra cómo generar un informe de ruta sin restricciones.
Informar sobre el tiempo de red
Este ejemplo muestra cómo generar un informe de demora de tiempo de red.
Informar análisis de reloj defectuosos
Este ejemplo muestra cómo informar solo análisis de reloj defectuosos para todas las condiciones de funcionamiento.
Nombres de entidades y instancias de Uu.
Este ejemplo muestra cómo gestionar los nombres de entidad en secuencias de comandos personalizadas que utilizan get_registers, get_pins y get_cells.
Niveles de lógica de creación de informes
Este ejemplo muestra cómo crear un informe personalizado que muestra el número de niveles de lógica para conjuntos de rutas.