Este ejemplo describe un diseño ROM de un solo puerto de 256 bits x 8 bits con un puerto de dirección para operaciones de lectura en VHDL. Las herramientas de síntesis pueden detectar diseños de ROM en el código HDL y inferir automáticamente la altsyncram o lpm_rom megafunciones dependiendo de la arquitectura del dispositivo de destino.
Descargue los archivos utilizados en este ejemplo:
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Tabla 1. Listado de puertos ROM de un solo puerto
| del tipo de | nombrede | puerto |
|---|---|---|
| addr[7:0] | Entrada | Dirección de lectura de 8 bits |
| Clk | Entrada | Entrada de reloj |
| q[7:0] | Salida | Salida de datos de 8 bits |