VHDL: RAM de un solo puerto

author-image

Por

Este ejemplo describe un diseño de RAM de un solo puerto de 64 bits x 8 bits con direcciones de lectura y escritura comunes en VHDL. Las herramientas de síntesis pueden detectar diseños de RAM de un solo puerto en el código HDL y inferir automáticamente las megafunciones de altsyncram o altdpram, dependiendo de la arquitectura del dispositivo de destino.

Figura 1. Diagrama de nivel superior de RAM de un solo puerto.

Descargue los archivos utilizados en este ejemplo:

El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .

Tabla 1. Listado de puertos RAM de un solo puerto

Nombre de puerto

Tipo

Descripción

datos[7:0]

Entrada

Entrada de datos de 8 bits

addr[5:0]

Entrada

Entrada de dirección de 6 bits

Nosotros

Entrada

Entrada habilitada para escritura

Clk

Entrada

Entrada de reloj

q[7:0]

Salida

Salida de datos de 8 bits

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.