Este ejemplo describe un diseño de multiplicador sin firma de 8 bits en Verilog HDL. Las herramientas de síntesis detectan multiplicadores en el código HDL e inferencian la función lpm_mult.
Descargue los archivos utilizados en este ejemplo:
Tabla 1. Listado de puertos de multiplicador sin firma
Nombre de puerto |
Tipo |
Descripción |
|---|---|---|
a[7:0], b[7:0] |
Entrada |
Entradas de datos de 8 bits para la unidad de multiplicador |
salida[15:0] |
Salida |
Salida del multiplicador de 16 bits |