Verilog HDL: registro de desplazamiento 1x64

author-image

Por

Este ejemplo describe un registro de desplazamiento largo de un solo bit amplio de 64 bits en Verilog HDL. Las herramientas de síntesis detectan grupos de registros de desplazamiento e inferencia altshift_taps megafunción dependiendo de la arquitectura del dispositivo de destino.

Figura 1. 1 diagrama de nivel superior del registro de 64 desplazamientos.

Descargue los archivos utilizados en este ejemplo:

El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .

La Tabla 1 enumera los puertos y ofrece una descripción de cada uno.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.