Este ejemplo de diseño muestra cómo utilizar el controlador de interrupción vectorial (VIC) con un procesador Nios® II en un diseño de sistema. El VIC proporciona una alternativa de mayor desempeño al controlador de interrupción interna (IIC) predeterminado del procesador Nios II.
El diseño de hardware muestra cómo afiar un VIC con el procesador Nios II. El ejemplo de software muestra cómo utilizar la interfaz de programación de aplicaciones de interrupción (API) mejorada de la capa de abstrasion de hardware (HAL) para registrar una interrupción de interrupción en un sistema basado en el componente vic. El VIC puede ser en cadena de margarita también si se requiere más de un VIC en el sistema.
Especificaciones de diseño de hardware
El diseño de hardware utilizado en este ejemplo está dirigido al kit de desarrollo de Cyclone® V SoC. Los periféricos clave de este diseño incluyen lo siguiente:
- núcleo de CPU Nios II/f
- VIC
- RAM en el chip de 16 KB
- Temporizador de intervalos
- Contador de desempeño
- Temporizador del sistema
- JTAG UART
Utilizando este ejemplo de diseño
Para obtener información sobre cómo ejecutar el ejemplo de diseño, consulte el núcleo del controlador de interrupciones vectoriales.
Descargue los archivos utilizados en este ejemplo: vic_collateral_cv.zip.
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .