Este ejemplo de diseño de bajo consumo energético muestra cómo utilizar el compilador de aceleración Nios II C a hardware (C2H) para ayudar a reducir el consumo de energía dinámico en un diseño integrado basado en FPGA. En el ejemplo se calcula el patrón fractal de Mandelbrot utilizando diferentes números de aceleradores de hardware para medir los efectos sobre el consumo de energía y el rendimiento total del sistema.
El ejemplo de diseño se ejecuta en el kit de arranque económico Cyclone® III FPGA.
El ejemplo incluye tres diseños separados. Cada uno representa un nivel diferente de aceleración de hardware:
- Sin acelerador de hardware
- Un acelerador de hardware
- Cinco aceleradores de hardware
Los tres ejemplos modifican secuencialmente la frecuencia de reloj tanto del procesador como de los aceleradores para que la potencia se pueda medir y comparar en cada configuración.
Este ejemplo muestra que al agregar aceleradores de hardware a un diseño, puede reducir significativamente la frecuencia de reloj del sistema. Esto reduce el consumo dinámico de energía, pero mantiene el nivel requerido de desempeño. La Tabla 1 muestra la potencia dinámica medida para tres configuraciones de muestra.
Tabla 1. Potencia dinámica medida
| Configuración del sistema | Nios II Sin acelerador |
Nios II + 1 acelerador |
Nios II + 5 aceleradores |
|---|---|---|---|
| Frecuencia de reloj | 80 MHz | 40 MHz | 20 MHz |
| Potencia dinámica total (1) | 132 mW | 72 mW | 84 mW |
| Desempeño de cálculo de Mandelbrat | .184 Fps (2) | 8,2 Fps | 20.1Fps |
| Eficiencia del sistema | 717 mWs por fotograma (3) | 8,7 mWs por fotograma | 4,1 mWs por fotograma |
Notas:
- La potencia dinámica se define como el consumo total de energía de la potencia estática (potencia medida sin reloj aplicado)
- Fps = Fotogramas por segundo
- mWs = Milishitt segundos
En el sistema de cinco aceleradores, cada acelerador se ejecuta de forma autónoma, procesando una línea horizontal a la vez. Cuando termina de procesar una línea de la imagen, adquiere la siguiente línea disponible y comienza a procesarla. Se utiliza un mutex de hardware para evitar que varios aceleradores adquieran la misma línea.
Ejecute el ejemplo
Para descargar y ejecutar el ejemplo de diseño de Nios II de bajo consumo de energía, realice los siguientes pasos:
- Descargue el archivo . zip que contiene el Nios II ejemplo de diseño de bajo consumode energía .
- Extraiga el archivo descargado . zip en un directorio de trabajo del equipo.
- Conecte los cables de alimentación y USB al kit de inicio Cyclone III y conecte el otro extremo del cable USB a uno de los conectores USB de sus computadoras. Encienda la alimentación a la placa.
- Abra un shell de comandos Nios II y cámbiese al directorio donde extrajo el archivo . archivo zip.
- Cambie al directorio "c3_power_c2h_0_accel/software_examples/app/accel_0_test"
- Escriba el comando "./create_this_app" para crear y construir el proyecto de software.
- Escriba el comando "nios2-configure-sof .. /.. /.. /c3_power_proj.sof " para configurar los FPGA de 65 nm en la placa Cyclone III Starter Kit.
- Escriba el comando "nios2-terminal" para abrir una sesión de terminal.
- Escriba el comando "make download-elf" para descargar y ejecutar el software en el procesador Nios II.
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .
Esto ejecutará el diseño solo Nios II (sin acelerador). Para ejecutar los Nios II más un acelerador y Nios II más cinco diseños de aceleradores, repita los pasos 5 a 9, reemplazando el recorrido en el paso 5 con "c3_power_c2h_1_accel" y "c3_power_c2h_5_accel", respectivamente.
La placa imprimirá ahora su información de frecuencia de reloj y las mediciones de desempeño de Mandelbrot en la sesión de terminal. Puede medir el consumo total de energía del núcleo FPGA mediante la medición del voltaje en una resistencia de detección de corriente en la placa.
Consulte la Guía del usuario del kit de inicio Cyclone III FPGA para obtener instrucciones completas sobre cómo medir y calcular con precisión FPGA consumo de energía del núcleo.