Este ejemplo de diseño muestra el uso de un componente de suma de comprobación acelerada por hardware para calcular la suma de comprobación de un búfer de datos en la memoria. El acelerador de suma de comprobación consta de tres subcomponentes:
- Calculadora de suma de comprobación
- Host de lectura
- Controlador de suma de comprobación
Figura 1: Diagrama de bloques del acelerador checksum
Todos los componentes contienen Avalon® interfaces y se pueden conectar entre sí para formar el acelerador de suma de comprobación. Puede reemplazar cualquiera de los componentes por otro componente funcionalmente equivalente. Por ejemplo, puede reemplazar el componente del controlador por un equipo de estado que se ejecuta por sí solo.
En este ejemplo, el controlador está conectado a un procesador Nios II. El procesador comunica la dirección base del búfer de memoria y la longitud de los datos al componente del controlador. Una vez que el host de lectura conozca esta información, leerá continuamente los datos de la memoria y los pasará a la calculadora de suma de comprobación para la operación de suma de comprobación.
Cuando se haya realizado el cálculo de suma de comprobación en todos los datos, la calculadora emitirá una señal válida junto con el resultado de suma de comprobación al controlador. A continuación, el controlador establecerá el bit DONE en el registro de estado y también afirmará la señal de interrupción. Solo debe leer el resultado del controlador cuando se afirmen el bit DONE y la señal de interrupción.
Este componente del acelerador es compatible con el cálculo de suma de comprobación de datos de 32 bits y de 64 bits. El factor de aceleración para la implementación de suma de comprobación acelerada por hardware en comparación con la suma de comprobación de software es de hasta 30 para los datos de 32 bits y de hasta 60 para los datos de 64 bits.
Este ejemplo de diseño está diseñado para utilizarse con el kit de evaluación integrada (NEEK) Nios II, Cyclone III Edition.
Especificaciones de diseño de hardware
El diseño contiene los siguientes componentes:
- procesador Nios II (núcleo rápido Nios II/f)
- Controlador de alto desempeño DDR SDRAM
- puente de canalización Avalon con memoria mapeada
- Contador de desempeño
- Temporizador de intervalos
- E/S paralela al botón (PIO)
- LED PIO
- JTAG-UART
- Periférico de identificación (ID) de sistema
- Controlador de suma de comprobación
- Calculadora de suma de comprobación
- Host de lectura
Utilizando este ejemplo de diseño
Para ejecutar este ejemplo, descargue altera_avalon_checksum_de.zip y descomprima en el disco duro. A continuación, siga las instrucciones de readme.doc que se encuentran en el archivo .zip.
El uso de este diseño se rige por los términos y condiciones del Contrato de licencia de ejemplo de diseño de Intel®y están sujetos a ellos .