Modelos Stratix® 10 BSDL

Explore los archivos de lenguaje de descripción de exploración de límites (BSDL) por dispositivos específicos y elija el paquete de dispositivos adecuado. El mismo archivo BSDL se puede utilizar independientemente del grado de velocidad o temperatura.

{"collectionRelationTags":{"relations":{}},"collectionId":"653178","resultPerPage":50.0,"filters":[{"facetId":"@stm_10309_es","field":"stm_10309_es","type":"hierarchical","basePath":"Technology","displayName":"Technology","deprecated":false,"rootFilter":"","position":0},{"facetId":"fpgadevicefamily","type":"fpgadevicefamily","deprecated":true,"name":"fpgadevicefamily","position":1},{"facetId":"lastupdated","type":"lastupdated","deprecated":true,"name":"lastupdated","position":2}],"coveoRequestHardLimit":"1000","accessDetailsPagePath":"/content/www/us/en/secure/design/internal/access-details.html","cardView":false,"sorting":"Newest","defaultImagesPath":"/content/dam/www/public/us/en/images/uatable/default-icons","coveoMaxResults":5000,"coveoSplitSize":500,"fpgaFacetRootPaths":"{\"fpgadevicefamily\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Programmable Devices\"],\"quartusedition\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software\"],\"quartusaddon\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® Quartus Software - Add-ons\"],\"fpgaplatform\":[\"Primary Content Tagging\",\"Intel® FPGAs\",\"Intel® FPGA Platforms\"]}","newWrapperPageEnabled":true,"descendingSortingForNumericalFacetsName":"[\"Intel® Quartus® Prime Pro Edition\",\"Intel® Quartus® Prime Lite Edition\",\"Intel® Quartus® Prime Standard Edition\",\"Quartus® II Subscription Edition\",\"Quartus® II Web Edition\"]","columnsConfiguration":{"idColumn":true,"dateColumn":true,"versionColumn":true,"contentTypeColumn":false,"columnsMaxSize":0},"dynamicColumnsConfiguration":[{"name":"DynamicColumn_id","type":"id","gtv":"ID","width":60,"selected":true},{"name":"DynamicColumn_date","type":"date","gtv":"Fecha","width":60,"selected":true},{"name":"DynamicColumn_version","type":"version","gtv":"Versión","width":135,"selected":true}],"updateCollateralMetadataEnabled":true,"relatedAssetsEnable":true,"disableExpandCollapseAll":false,"enableRelatedAssetsOnExpandAll":false,"disableBlueBanner":false,"isICS":false,"isUPE":false}

Debe ejecutar la instrucción MISCCTRL para habilitar el circuito de exploración de límites en Intel Stratix 10 dispositivos.

Ejemplo 1. MISCCTRL Instrucción

SIR 10 TDI (013);

ESTADO INACTIVO;

DEG 8 TDI (01);

Debe utilizar la secuencia de preámbulo para habilitar el circuito de exploración de límites, tal y como se documenta en la guía ES para estos dispositivos.

El dispositivo de seguridad avanzada (AS) comparte el mismo archivo BSDL que el dispositivo estándar.

Si tiene preguntas, puede encontrar las opciones de asistencia disponibles en el sector de asistencia al cliente de Intel®. Los clientes con Asistencia técnica Premier Intel® pueden encontrar temas de capacitación y ayuda en el sector de Asistencia técnica Premier Intel®.

También puede hacer búsquedas en la comunidad de Intel® para hacer y responder preguntas sobre los FPGA y la familia de productos de soluciones programables.

Para obtener información sobre las pruebas de exploración de límites, consulte la página de soporte de BSDL .

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.