ID del artículo: 000099410 Tipo de contenido: Resolución de problemas Última revisión: 18/09/2025

¿Por qué la PI FPGA MAC Ethernet 10G de baja latencia de F-Tile muestra el kit de desarrollo de destino como una placa P-Tile y E-Tile?

Entorno

    Intel® Quartus® Prime Pro Edition
    Ethernet MAC FPGA IP Intel® de 10 G de baja latencia
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 24.2 del software de diseño Quartus® Prime Pro Edition, la pestaña de diseño de ejemplo de GUI de IP de MAC Ethernet 10 FPGA G de baja latencia de F-Tile muestra la placa de destino como Agilex®™ 7 FPGA kit de desarrollo serie F (P-Tile de producción y E-Tile) cuando el destino es un dispositivo basado en F-Tile.

Resolución

Este problema se corrigió en la versión 24.3 del software de diseño Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 2 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I
FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.