La versión 24.2 del software Quartus® Prime Pro Edition ofrece compatibilidad limitada de hardware para PI Agilex™ 5 o características según la tabla a continuación. Además, los modelos de dispositivos, las secuencias de bits y el firmware de los dispositivos no están finalizados.
Los problemas conocidos que afectan a una funcionalidad específica de Agilex™ 5 pueden remitirse a la búsqueda de artículos de la base de conocimientos de Agilex 5.
|
Características del dispositivo/IP |
IP/funciones no validadas en hardware para 24.2 | |
|
Transceptor |
GTS PMA/FEC directo PHY FPGA IP |
Modo directo de PCS |
|
IP FPGA secuenciador de reinicio GTS | ||
|
Relojes PLL del sistema GTS FPGA IP | ||
|
Kit de herramientas del transceptor GTS |
Opciones de FEC | |
|
Ethernet |
GTS Ethernet FPGA IP físico |
SyncE, funciones MAC (SFC, PFC, CRC), adaptación manual |
|
Bucle invertido del cliente en ED | ||
|
IP FPGA Ethernet 40G de baja latencia |
SyncE, funciones MAC (SFC, PFC, CRC). | |
|
IP FPGA Ethernet de triple velocidad |
Bucle invertido en MII/GMII, interfaz RGMII, control de flujo, encabezado de paquete de alineación con 32 bits | |
|
Kit de herramientas Ethernet |
Múltiples instancias sin PTP | |
|
Bucle invertido externo con PTP | ||
|
Pcie |
IP de FPGA de transmisión GTS AXI para PCI Express |
Ejemplo de diseño,PTM |
|
Interlaken |
GTS Interlaken FPGA IP |
PI no validada en hardware |
|
JESD204 |
JESD204C GTS FPGA IP |
PI no validada en hardware |
|
FILITA |
PHY Lite para interfaces paralelas FPGA IP |
PI no validada en hardware |
|
HPS |
Procesadores y periféricos | |
|
Vídeo |
E/S de DisplayPort FPGA |
PI no validada en hardware |
|
PI FPGA Altera PHY de GTS DisplayPort |
PI no validada en hardware | |
|
GTS HDMI FPGA IP |
PI no validada en hardware | |
|
Procesadores y periféricos GTS SDI II FPGA IP |
PI no validada en hardware | |