ID del artículo: 000099210 Tipo de contenido: Resolución de problemas Última revisión: 02/08/2024

¿Por qué recibo un error de simulación con el ejemplo de diseño de IP de F-Tile Dynamic Reconfiguration Suite FPGA con Ethernet y PI AN/LT (Auto-Negociación y entrenamiento de enlaces) cuando está habilitado con PTP (Protocolo de tiempo de ...

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en las versiones 23.4 y 24.1 del software Quartus® Prime Pro Edition, algunos diseños de ejemplo para IP de FPGA F-Tile Dynamic Reconfiguration Suite con AN/LT y PTP habilitados podrían fallar en la simulación con fallas de precisión.


Resolución

Para evitar errores durante la simulación, anule la selección de Simulación rápida en la GUI y utilice en su lugar la simulación normal.

Este problema se solucionó a partir de la versión 24.2 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.