Debido a un problema en la IP del FPGA de transmisión de P-Tile Avalon® para PCI Express*, la IP de FPGA de transmisión de P-Tile Avalon® generada para el ejemplo de diseño de PCI Express* no se iniciará en el kit de herramientas de depuración, con el siguiente mensaje de error.
error : ptile_debug_toolkit_avst: dut: no se puede leer "conn": no hay tal variable
Para evitar este problema, actualice el archivo de configuración de Quartus generado (archivo *.qsf) para el ejemplo de diseño de FPGA de transmisión de P-Tile Avalon® para PCI Express* con las siguientes restricciones manualmente y vuelva a ejecutar la compilación.
$ set_location_assignment PIN_CU24 -hasta xcvr_reconfig_clk_clk
$ set_instance_assignment -name IO_STANDARD "TRUE DIFFERENTIAL SIGNALING" -to xcvr_reconfig_clk_clk
$ set_global_assignment -name ACTIVE_SERIAL_CLOCK AS_FREQ_115MHZ_IOSC
Esta información se actualizará en una versión futura de la Guía de usuario de IP de FPGA de transmisión de Avalon P-Tile para PCI Express.