ID del artículo: 000098851 Tipo de contenido: Fe de erratas Última revisión: 07/12/2024

¿Por qué la simulación con inversión de polaridad negativa habilita PASS en el Intel® FPGA Hard IP Ethernet F-Tile?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.4 del software Quartus® Prime Pro Edition, se encuentra que, cuando la interfaz atribuye la configuración para la inversión de polaridad negativa, es decir, "tx_invert_p_and_n=ENABLE" y "rx_invert_p_and_n=DISABLE", o "tx_invert_p_and_n=ENABLE" y "rx_invert_p_and_n=DISABLE", la simulación pasará en contra del comportamiento esperado.

Resolución

Actualmente no hay ninguna solución para este problema.

Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.