ID del artículo: 000098741 Tipo de contenido: Resolución de problemas Última revisión: 12/06/2025

¿Por qué F-Tile Serial Lite IV Toolkit no habilita el bucle invertido serie interno durante la inicialización del enlace?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Hay un problema con F-Tile Serial Lite IV Toolkit. La habilitación del bucle invertido serial interno no se realizó correctamente y genera un valor de registro incorrecto al realizar la inicialización del vínculo. Es porque cambiamos internamente a demo_jtag al verificar el estado de tx_pll_locked y rx_cdr_locked durante el proceso de restablecimiento del sistema, pero no lo cambiamos de nuevo a phy_jtag cuando se completó.

Resolución

Para evitar este problema, debe seguir los pasos siguientes:

  1. Haga clic en "Assert system Reset"
  2. Haga clic en "Deassert system Reset" (Restablecer sistema)
  3. Vaya a la ficha Configuración de GUI y establezca JTAG en phy_jtag_m.master
  4. Haga clic en "Inicialización del enlace"

Esto se ha solucionado en Quartus® Prime Pro 24.3.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.