ID del artículo: 000098729 Tipo de contenido: Resolución de problemas Última revisión: 25/04/2024

¿Por qué una IP de DCFIFO genera indicadores de estado inesperados durante el restablecimiento?

Entorno

    Software de diseño Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a las especificaciones actuales, una IP DCFIFO puede emitir señales de control inesperadas durante el restablecimiento utilizando la señal aclr. Por ejemplo, cuando la señal rdempty indica alto para vacío justo antes de restablecer una IP DCFIFO, rdempty puede generar bajo de forma asincrónica durante un momento durante el restablecimiento y, a continuación, volver a alto.

Como dicen las notas 22 y 24 en 1.7. FIFO Synchronous Clear Effect y Asynchronous Clear Effect de la guía del usuario de FIFO IP, aunque la señal ACLR está sincronizada con el reloj de escritura o el reloj de lectura, afirmar que la señal ACLR sigue afectando a todos los indicadores de estado de forma asincrónica. Los indicadores de estado significan empty, wrempty, rdempty, full, wrfull, rdfull, usedw, wrusedw y rdusedw. Debido a que esas señales provienen de la lógica combinatoria, restablecer la IP puede causar fallas en esas señales. La lógica de usuario conectada al DCFIFO puede recibir estados inesperados durante la operación de restablecimiento.

Resolución

Diseñe su lógica de usuario conectada a la IP de DCFIFO, considerando un caso en el que DCFIFO emite señales de estado inesperadas de forma asíncrona durante el reinicio.

Por ejemplo, puede agregar registros a las señales de estado y restablecer los registros durante la operación de restablecimiento para evitar recibir estados inesperados.

Productos relacionados

Este artículo se aplica a 13 productos

FPGA Arria® II
FPGA de SoC y FPGA Arria® V
FPGA de SoC y FPGA Intel® Arria® 10
FPGA Cyclone® II
FPGA Cyclone® III
FPGA Cyclone® IV
FPGA de SoC y FPGA Cyclone® V
FPGA Intel® Cyclone® 10
FPGA de SoC y FPGA Intel® Stratix® 10
FPGA Stratix® II
FPGA Stratix® III
FPGA Stratix® IV
FPGA Stratix® V

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.