Cuando se utiliza la IP de FPGA de transmisión de Avalon® R-Tile para PCI Express* en modo directo PIPE, ¿por qué observo una alternancia inesperada de rxdatavalid después de la transición de P1 a P0?

Debido a un problema en Quartus® Prime Pro versión 24.1 y anteriores, cuando se utiliza la IP de FPGA de transmisión de Avalon® R-Tile para PCI Express* en modo PIPE Direct, es posible que se observe una alternancia inesperada en la señal rxdatavalid al pasar de un estado de bajo consumo de energía (P1) a un funcionamiento normal (P0).

Este problema también puede afectar al bloqueo de símbolos en el bloque PCS.

Los dispositivos afectados se enumeran a continuación:

AGIx019R18Axxxxx
AGIx023R18Axxxxx
AGIx022R29Axxxxx
AGIx027R29Axxxxx
AGIx022R31Axxxxx
AGIx027R31Axxxxx
AGIx041R29Dxxxxx

No existe ninguna solución para este problema. Se requiere volver a entrenar el enlace.

Este problema se ha solucionado en la versión 24.2 del software Quartus® Prime Pro Edition.