ID del artículo: 000098681 Tipo de contenido: Resolución de problemas Última revisión: 19/04/2024

La entidad "cpriphy_ftile_wrapper" instancia la entidad indefinida "ex_24G_simple_model". Esto puede causar que la información IP generada esté incompleta.

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El modelo simplificado de núcleo de PI en simulación (solo admite 24G no FEC) es compatible con:

  1. Frecuencia PLL del sistema: 805.664062 MHz
  2. Habilitar salida de reloj CDR no seleccionada
  3. Frecuencia de referencia PMA: 184.32MHz
  4. Seleccione el diseño: Instancia única del núcleo de IP

Debido a un problema en la versión 23.4 y anteriores del software Quartus® Prime Pro Edition, otras configuraciones distintas de las enumeradas cuando se selecciona la opción modelo de núcleo de PI simplificado en simulación (solo compatible con 24G sin FEC) pasarán la generación de diseño de ejemplo de IP sin errores, sin embargo, la compilación de Quartus® fallará con errores que apuntan a la configuración ilegal de los elementos enumerados.

Resolución

Este problema se solucionó a partir de la versión 24.1 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.