ID del artículo: 000098667 Tipo de contenido: Resolución de problemas Última revisión: 16/05/2025

¿Por qué el informe IO Bank Usage en el software Quartus® Prime Pro Edition muestra que se requiere un VREF para bancos con entradas SSTL/HSTL diferenciales cuando se utilizan dispositivos Stratix® 10 FPGA?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en Quartus® Prime Pro Edition Software versión 24.1 y anteriores, cuando se utilizan dispositivos Stratix® 10 FPGA, el uso del banco de E/S muestra que se requiere un VREF para bancos que contienen entradas SSTL/HSTL diferenciales pero no entradas SSTL/HSTL de un solo extremo.

Resolución

Las entradas SSTL/HSTL diferenciales no requieren un VREF externo, por lo que puede ignorarlo en bancos con entradas SSTL/HSTL diferenciales y sin entradas SSTL/HSTL de un solo extremo.

Este problema se solucionó a partir de la versión 24.3 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA de SoC y FPGA Intel® Stratix® 10

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.