Debido a un problema en la versión 24.1 del software Quartus® Prime Pro Edition, el resumen de cierre de sincronización del asistente de diseño marca la IP de la FPGA de la de Agilex™ 5 MIPI D-PHY como alta con mensajes de advertencia como los que se muestran a continuación para ciertas combinaciones de frecuencia de reloj de referencia y frecuencia de bits de funcionamiento.
Advertencia(332060): Nodo: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ncntr_reg se determinó que era un reloj, pero se encontró sin una asignación de reloj asociada.
Info(13166): Registro dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~mcntr_reg está siendo registrado por dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ncntr_reg
Advertencia(332060): Nodo: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c0cntr_reg se determinó que era un reloj, pero se encontró sin una asignación de reloj asociada.
Info(13166): Nodo dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph0 está siendo cronometrado por dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c0cntr_reg
Advertencia(332060): Nodo: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c1cntr_reg se determinó que era un reloj, pero se encontró sin una asignación de reloj asociada.
Info(13166): Nodo dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph1 está siendo cronometrado por dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c1cntr_reg
Advertencia(332088): No existen rutas entre el objetivo de reloj "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph0" del reloj "mipi_u0_PHY_CLK_0" y su fuente de reloj. Suponiendo una latencia de reloj de origen nula.
Advertencia(332088): No existen rutas de acceso entre el objetivo de reloj "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph1" del reloj "mipi_u0_PHY_CLK_SYNC_0" y su fuente de reloj. Suponiendo una latencia de reloj de origen nula.
Advertencia(332088): No existen rutas de acceso entre el objetivo de reloj "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|vco_clk_periph" del reloj "mipi_u0_PLL_VCO_CLK_0" y su origen de reloj. Suponiendo una latencia de reloj de origen nula.
Advertencia(332088): No existen rutas entre el objetivo del reloj "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|vco_clk[0]" del reloj "mipi_u0_PLL_VCO_CPA_CLK_0" y su fuente de reloj. Suponiendo una latencia de reloj de origen nula.
Estas advertencias de resumen de Design Assistant no afectan al análisis general de sincronización del software Quartus® Prime Pro Edition, ya que el retraso de ruta es común a las rutas de reloj de inicio y latch.
No hay ninguna solución en la versión 24.1 del software Quartus® Prime Pro Edition.
Este problema se ha solucionado en la versión 24.3 del software Quartus® Prime Pro Edition.