ID del artículo: 000098648 Tipo de contenido: Resolución de problemas Última revisión: 22/05/2025

¿Por qué tx_ready no afirma en mi variante enlazada IP de PH FPGA Y directa PMA/FEC de F-Tile con el parámetro Datapath clocking mode establecido en "PMA", el parámetro de ancho PMA establecido en "32" y el parámetro Enable TX double width ...

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 23.4 del software Quartus® Prime Pro Edition, tx_ready no podrá afirmar en la variante enlazada de IP de PH FPGA Y directa PMA/FEC F-Tile con el parámetro Datapath clocking mode configurado en "PMA", el parámetro de ancho PMA establecido en "32" y el parámetro Enable TX double width transfer no seleccionado.

Resolución

No hay ninguna solución para este problema.

Este problema se ha solucionado a partir de la versión 24.3 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.