ID del artículo: 000098645 Tipo de contenido: Resolución de problemas Última revisión: 18/04/2024

¿Por qué UI y MEM_DQ_FREQ_PS están configurados en tCK en *_ip_parameters.dat?

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces de memoria externa FPGA IP Intel® Stratix® 20
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 24.1 y anteriores del software Quartus® Prime Pro Edition, el valor de la interfaz de usuario y la MEM_DQ_FREQ_PS están incorrectamente establecidos en tCK en el archivo *_ip_parameters.dat generado por la PI de las interfaces de memoria externa (EMIF) en diseños destinados a dispositivos Agilex™ 7 FPGA serie F y Agilex™ 7 FPGA serie I.

Interfaz de usuario .param = 0,625

.param tCK = 0,625

.param MEM_DQ_FREQ_PS = 625,0

Resolución

Uso UI = 1/2 tCK al evaluar el ojo WR y el ojo RD.

Este problema está programado para ser solucionado en una versión futura del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 2 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F
FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.