ID del artículo: 000098637 Tipo de contenido: Resolución de problemas Última revisión: 27/06/2024

¿Por qué se produce TLP saliente dañado cuando se utiliza R-Tile Avalon® Streaming FPGA IP para PCI Express*?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Quartus® Prime Pro Edition versión 23.4 y anteriores, es posible que observe TLP saliente dañado cuando la opción PCIe Header Format (Formato de encabezado PCIe ) está deshabilitada en IP de FPGA de transmisión de Avalon® R-Tile para PCI Express*.

Resolución

Este problema está programado para solucionarse en la versión 24.3 del software Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.