Descripción
Debido a un problema en la documentación de IP de FPGA de transmisión de Avalon® R-Tile para la documentación de la Guía del usuario de PCI Express* versión 23.4 y anteriores, es posible que observe TLP dañada cuando la lógica de usuario decodifica el encabezado TLP entrante siguiendo el capítulo "Figura 27. Prefijo, encabezado y datos TLP cuando la casilla de verificación del formato de encabezado PCIe está desactivada".
Resolución
Para evitar este problema, consulte el formato siguiente cuando la lógica uesr decodifica el encabezado TLP en la dirección de recepción.
Está previsto que este problema se solucione en una versión futura de la Guía de usuario de IP de FPGA de transmisión de Avalon® R-Tile para PCI Express*.