ID del artículo: 000098581 Tipo de contenido: Mensajes de error Última revisión: 06/10/2025

Error interno: Subsistema: U2B2_CORE, Archivo: /quartus/db/u2b2/u2b2_2wt_util.cpp, Línea: 18

Entorno

Software Quartus® Prime Pro Edition versión 23.4.1 y versión 24.1

    Intel® Quartus® Prime Pro Edition
    DSP nativo de punto fijo FPGA IP Intel® Cyclone® 10 GX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en el software Quartus® Prime Pro Edition versión 23.4.1 y versión 24.1. Verá el Error interno (IE) que se muestra arriba cuando se utiliza el DSP nativo de DSP primitivo DSP Agilex™ FPGA IP con el modo de operación configurado en m18x18_full y el registro de entrada Habilitar ' ax/bx/cx/dx/ex/fx' : y las opciones Habilitar registro de entrada 'ay/by/cy/dy/ey/fy' o 'scanin' : configuradas en valores diferentes.

Se observará un IE si estas opciones no se establecen en el mismo valor, por ejemplo, si se utilizan ena0 y ena1 .

Todos los "registros de entrada" deben establecerse en el mismo valor de configuración.

Resolución

Cuando el DSP nativo de punto fijo Primitive DSP Agilex™ FPGA IP con el modo de operaciónestablecido en m18x18_full, todos los "registros de entrada" deben establecerse en el mismo valor de configuración.

Este problema se solucionó a partir de la versión 24.3 del software Quartus® Prime Pro Edition.

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.