ID del artículo: 000098475 Tipo de contenido: Mensajes de error Última revisión: 29/03/2024

¿Por qué veo un error al colocar el IOPLL ascendente a dos bancos de distancia del IOPLL descendente cuando uso IOPLL en cascada con Agilex™ 7 series F e I?

Entorno

    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Al colocar un IOPLL ascendente a dos subbancos de E/S del IOPLL descendente cuando se utiliza IOPLL en cascada con Agilex™ 7 series F e I, el software Quartus® Prime Pro Edition emitirá el siguiente error:

Error(14566): El instalador no puede colocar 1 componente(s) periférico(s) debido a conflictos con restricciones existentes (1 IOPLL(s)).

Corrija los errores descritos en los submensajes y, a continuación, vuelva a ejecutar el instalador.

La base de datos de conocimiento FPGA también puede contener artículos sobre cómo resolver este error de colocación periférica. Revise los errores y, a continuación, visite Knowledge Database en https://www.intel.com/content/www/xl/es/support/programmable/kdb-filter.html y busque este número de mensaje de error específico.

Resolución

Confíe en el software Quartus® Prime Pro Edition para validar cualquier esquema implementado.

Productos relacionados

Este artículo se aplica a 2 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie F
FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ serie I

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.