ID del artículo: 000098422 Tipo de contenido: Fe de erratas Última revisión: 16/06/2025

¿Por qué falla el simulador de Cadence Xcelium* cuando se utiliza IP de reconfiguración dinámica con PTP?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 24.1 del software Quartus® Prime Pro Edition, las PIs de reconfiguración dinámica de Agilex™ 7 F-Tile con PTP podrían mostrar errores al utilizar el simulador Cadence Xcelium*, similares al que se muestra a continuación:

xmelab: *E,CUVIMG (.. /hardware_test_design/support_logic/eth_f_hw_auto_tiles.sv,23321|341): Nombre implícito no permitido en el nombre jerárquico.

Resolución

No hay solución alternativa.

Productos relacionados

Este artículo se aplica a 1 productos

FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™ 7

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.