ID del artículo: 000098396 Tipo de contenido: Información y documentación sobre productos Última revisión: 17/04/2024

¿Está siempre habilitada la terminación diferencial en chip cuando se usan los pines del UIB_PLL_REF_CLK en dispositivos Stratix® 10 MX?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Sí, cuando se utilizan los pines de UIB_PLL_REF_CLK en dispositivos Stratix® 10 MX, la terminación diferencial en chip siempre estará habilitada y no se puede deshabilitar.

Resolución

Esta información se agregará a la documentación de Stratix® 10 en el futuro.

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Intel® Strantix® 10 MX

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.